Устройство для обработки и сжатия информации

Союз Советских Социалистических Республик(61) Дополнительное к авт. свид.ву 21) 2033648/24 Кл аявлено 14,06,г 15/00 с присоедине м заявк Гасударственный камит Совета Министров ССС аа делам изобретений и открытий) Дата опубликования описания 14.02,77 бок, Ю, Н. рман, Ю. ИМ Павло 2) Авторы изобретения 71) Заявител ВО ДЛЯ ОБРАБОТКИ И СЖАТИЯ ИНФОРМАБИИ 54) УС которого соединен с тактовым входом бунои шим входом сч и вычит руюший вхо яюшими вхо оегистра чи чика заполнения, сумм рого сое оператив диненног памятью му сравНизк обуслов динен с упр 5 яти и сла, соеуфернойИ и схеои о двустороннеи язью с бцементы нт ИЛИ элед пения, ое быс тено д ие такого устроиства родеист умя опе кения циям оторые охватывают полную раз у чисел, и сложностью аппарат ядную сетры, Прият в разные роис чем операции сравнениятакты работы устройстБелью изобретениябыстродействия устройс вышение вляетс тва и сокращение борудования,нная цель достигаеодержит первый и тватавле количеПо ятем, ч йств торои элыход схеустр мен НЕ, нени выходы которых ия соединены со вх и элемы руен м в ные выходы ссоединены с А, М, Воловик, В, П, Гр О, Н. Новоселов, Д, Я, Г Устройство относится к области автоматики и вычислительной техники и можетбыть использовано, в частности для сжатия объема измерительной информации в многоканальных системах телеметрии, использующих временное разделение каналов.Известно устройство для сжатия информации 1,содержащее регистры текущейвыборки и числа, сумматор, оперативнуюпамять, буферную память, счетчик ее заполОнения и элементы И, ИЛИ,Недостатком таких устройств являетсянизкое быстродействие,Наиболее близким к изобретению потехнической сущности и достигаемому результату является устройство для обработки и сжатия информации2, содержащеерегистр текущей выборки, информационныйвход которого соединен со входом устройства, сумматор, один вход которого соединен с выходом регистра текущей выборки,с информационным входом оперативной памяти и информационным входом регистрачисла, выход которого соединен с выходомустройства, первый синхронизируюший вход 25 стин, С. М, Переверткин Николаев, М, А, Казаков ход которого соединен сумматора, Прямые и инверстарших разрядов сумматоринформационными входами сответственно первого и второго элементовИ-НЕ, управляющие входы которых соединены соответственно с прямым и инверсным выходами переноса сумматора и с управляющими входами схемы сравнения, Первая и вторая группы информационных входов последней соединены соответственно свыходами младших разрядов сумматора ивыходами элементов И, первые входы которых соединены с выходами счетчика запол 16нения, а вторые - со вторым синхронизирующим входом устройства,На чертеже представлена блок-схема устройства,Устройство для сжатия информации содержит регистр 1 текущей выборки, сум 35матор 2, оперативную память 3, первыйэлемент И-НЕ 4, элемент ИЛИ 5 регистрчисла 6, буферную память 7, счетчик заполнения 8, схему сравнения 9, элементыИ 10, второй элемент И-НЕ 11,На чертеже обозначены: 12 первый ивторой 13 синхронизирующие входы устройства, прямые 14 и инверсные 15 выходы старших разрядов сумматора, 16 выходы младших разрядов сумматора, вод "фпервого 17 и вход второго 18 слагаемыхсумматора, 1 9 . входы схемы сравненияи 20 - выход устройства,Пседлагаемое устройство может бытьиспользовано для любой разрядности двоич- фного кода выборок и допустимого отклонения,Предположим, что код выборки - двоич-ный десятиразрядный, а максимальная аппаратура равна "7" (111 ), На рассмат- "610 2риваемом шаге апертура равна "4" (100 ),Рассмотрим работу устройства для одноканальной системы,На регистр текулей выборки 1 поступают Очерез равные промежутки времени кодывыборок. С выхода этого регистра параллельным кодом выборка поступает на входпервого слагаемого сумматора.На вход второго слагаемого поступает Фпараллельный обратный код с выхода оперативной памяти, где хранится значениепоследней неизбыточной выборки.Сумматор - параллельный, причем выход переноса старшего разряда соединен фсо входом переноса, Рассмотрим случай,когда величина текущей выборки (содержимое регистра 1) больше неизбыточной выборки ( содержимого оперативной памяти),В этом случае сумматор дает единичный 55сигнал переноса, и на прямых выходах суМматора появляется прямой код разности, ана инверсных - обратный. Если разностьбольше максимальной апертуры (для рассматриваемого случая 111 ) то хотя бы фо2 на первом выходе из семи старших разрядов сумматора будет нулевой инверсныйсигнал, В этом случае на выходе первогоэлемента И-НЕ оказывается единичныйсигнал (поскольку на входы элемента 5подаются инверсные выходы семи старшихразрядов сумматора) . Единичный сигналпроходит через элемент ИЛИ 5 и разрешаетзапись содержимого регистра текущей вы-.борки и регистр числа, оперативную памятьи буферную память, а также прибавляетединицу в счетчик 8 заполнения. Еслиразность, найденная сумматором, меньшемаксимальной апертуры, то схема сравнения для трехразрядных ходов производитсравнение. разности с величиной апертуры,При этом код апертуры поступает с выходов 16 на группу входов апертуры схемысравнения и с выходов счетчика 8 черезэлементы И 10, Если разность между текущей и неизбыточной выборками, .найден-.ная сумматором и поступившая на входысхемы сравнения, больше аначения апертуры (для рассматриваемого случая 100 ),2то схема сравнения выдает сигнал на элемент ИЛИ 5. При этом содержимое регист=ра 1 записывается в регистр числа, оперативную память и буферную память, и ксодержимому счетчика прибавляется единяца.Если содержимое регистра текущей выборки меньше неизбыточной выборки изоперативной памяти, то сумматор выдаетединичный сигнал инверсии переноса и обратный код разности на прямые выходы.Если модуль рааности, найденный су.мматором, превышает величину максимальнойапертуры ( 1 1 1 ), то хотя бы на одном)из семи старших разряд: .5 сумматора оказывается нулевой сигнал, В этом случаепри единичной инверсии сигнала переносастаршего разряда на выходе второго элемента И-НЕ 11 формируется единичный сигнал, который, пройдя элемент ИЛИ 5 разрешает запись в регистр 6, оперативнуюпамять, буферную память и прибавлениеединицы в счетчик. Если модуль разностине превышает максимальную апертуру, тосхема сравнения определяет больше ли модуль разности, чем аначение апертуры,которое поступает на группу входов апертуры 19 схемы сравнения, В случае превышения сигнал подается на схему ИЛИ 5, исодержимое регистра 1 переписывается врегистр 6, оперативную память, буфернуюпамять и к содержимому счетчика прибавляется единица,Таким образом, на буферную память поступает неравномерный поток выборок из регистра 1 (неизбыточные выборки). Буфер 531158ная память предназначена для выравниванияво времени потэка неизбыточных выборок,поэтому считывание с буферной памяти навыход устройства 20 происходит с равномерной частотой по сигналам, поступающимна первый синхронизирующий вход устройства, При считывании содержимое счетчикауменьшается на единицу. Для считыванияинформации из буферной памяти 7 вместорегистра числа может быть использованспециальный вспомогательный регистр.Счетчик заполнения 8 в зависимости отчисла заполненных ячеек буферной памятипо сигналам, подаваемым на второй синхронизируюший вход устройства, устанавливаетйзначение апертуры, с которой производитсясравнение в схеме сравнения, причем большему заполнению соответствуют большиеапертуры,С приходом нэвэй текущей выборки циклработы устройства для обработки и сжатияинформации повторяется.Изобретение позволяет примерно вдвоеповысить быстродействие устройства и упростить схему сравнения (за счет сравнениялишь младших разрядов),2Формула изобретенияУстройство для обработки и сжатия информации, содержащее регистр текущей выборки, информационный вход которого соединен со входом устройства, сумматор, один вход которого соединен с выходом регистра текущей Выборки, с информационным входом эпсративной памяти и информашюнным входом регистра числа, выход которого соединен с выходом устройства, первый синхронизируюший вход которого соединен с тактовым Входом буферной памяти и вычитаюшим Входом счетчика заполнения, суммирующий Вход которого соед 1 шен с управляющими входами оперативной памя и и регистра числа, соединенного двухстэрэп ней связью с буфернэй памятью, з 11 е:.к 1 т ИЛ 1, элемент И и схему сравнен:1 я, э тл и ч а ю ш е е с я тек:, чтэ, с целью повышения быстродействия: сокращения количества оборудования, оно содержит первый и второй элементы И-НЕ. вь 1 хэды котэрых и Выход схе 11 Ы сэаькени сэедплены сэ Входами Рле 11 ента 1 Л 1, В хэд кэтэвэгэ соединен с друг 11 м входом с,".атэра. прямые и инверсные выходы стар 11 пх:, азрядэв которэгэ сэединены с инфэрг:,ац 11 эннып. Входами сээтветстве 1 нэ первого и Второго элементов .-НЕ, упрзвл.жшпс Вхэдь: которых со динеы с-этв тс.:зн 1 - - 1 э=версным выхода а переноса с а;матэра и с упраВляюшимп Входа.1 и скатВ 1 сравнен 11 я, первая и вторая гэуппа пнфэрь.ац 11 энных Вхэ ДЭВ КОТОРОЙ СОЕД 1 Н. Сэ:"О.ГВЗ 11 НЭ С выходами млад;их развяд В с :;,1 атэра и выходами элементов , .Нэ В=:входы которых соединены с Выхэдахп: .Нстп 1 ка запол нения, а вторые - сэ Втэрь. . С 1.Ихрэппзпруюшим Входом устройства,А СТ ЭЧ 1 ИКП 1 П 1 Й Э 0 ;: С ЦН 1, 1 Д:11 Н ЯТС ВЭ В 1 Ш=мание прн экспертизе:1, Авторское свн детельстзэ СССРСоставитель Ф, ШагиахметовРедактор Л, Утехина Техред О, Луговая Корректор Н, БугаковаЗаказ 5370/150 Тираж 864 Подписи оеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская набд. 4/5Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4