Устройство для сопряжения к процессоров с группой абонентов

.ЯО 1522 06 Е 3 О О АНИЕ ИЗОБРЕТЕН СВИДЕТЕЛЬСТВУ АВТОРСК управления ЭВМ и узлами электроннойвычислительной машины. Целью изобретения является повьппение производительности за счет обеспечения овременной работы нескольких просоров с абонентами. Устройствожит коммутатор адреса, коммутаторвходной и выходной информации, коммутатор стробов сопровождения, узелсравнения номера абонента, блок обмена, состоящий из узла управления,буферного регистра адреса буферногорегистра информации, буферного регистра кода номера абонента, регистракода номера, дешифратора номера абонента. 1 з.п. ф-лы, 7 ил. дно- цессодерустройбонента ции.Устройство содержит (фиг,1) К бло ков 1 обмена,Каждый блок 1 обмена содержит буферный регистр 2 адреса, буферный регистр 3 информации, узел 4 управления, буферный регистр 5 кода номера абонента, регистр 6 кода номера абонента, дешифратор 7 номера абонента. Устройство также содержит коммутатор 8 адреса, коммутатор 9 выходной информации, коммутатор 10 строба сопровождения, коммутатор 11 входной информации, узел 12 сравнения номера абонента. На фиг.1 обозначены входы, выхои внутренние связи устройства 13-3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР 9 750471, кл. О 06 Р 13/ООь 1978.Авторское свидетельство СССР Р 264190, кл. О 06 Р 13 ООь 1985. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ К ПР ЦЕССОРОВ С ГРУППОЙ АБОНЕНТОВ (57) Изобретение относится к вычис лительной технике и может быть использовано для управления обменом формацией между процессорами пульт Изобретение относится к вычислительной технике и может быть использовано для управления обменом информацией между процессорами пульта управления ЭВМ (в дальнейшем управляющими процессорами) и узлами электронной вычислительной машины (в дальнейшем абонентами).Целью изобретения является повьппение производительности за счет обеспечения одновременной работы нескольких процессоров с абонентами.На фиг. представлена функциональная схема устройства; на фиг.2,3,4 функциональные схемы узла управления, коммутатора выходной информации, узла сравнения номера абонента; на фиг.5, 6,7 - временные диаграммы сигналов управления, формируемых на выходах узлов управления для осуществления е соответственно выбора ередачи и приема информа1522217 нения кодов принимаемого и занятогономеров абонентов и выдачи запрещающего сигнала в случае совпадения кодов.Коммутатор 8 адреса служит дляприема из буферных регистров 2 адресов и передачи их абонентам поцепям 20 адресных выходов устройства,в зависимости от управляющих сигналов на цепях 27. Коммутатор 9 выходной информации предназначен дляприема из буферных регистров 3 информации и передачи информации по цепям22 информационных выходов в зависимости от управляющих сигналов на цепях 27.Коммутатор 10 строба сопровождения служит для приема и передачиабонецтам стробов сопровождения поцепям 24 выходов стробов сопровождения устройства в зависимости от упф равляющих сигналов на цепях 27,Коммутатор 11 входной информациипредназначен для приема от абонентови передачи информации для управляющих процессоров в регистры 3 информации по цепям 26 выходной пцформации коммутатора 11 входной информации в зависимости от управляющихсигналов на цепях 27,Устройство работает следующим образом,Перед началом обмена устройствоподключается к абоненту, для чего изуправляющего процессора на информационные входы 13 устройства выставляется код номера абонента, в узел4 управления поступают сигналы навход 14 и вход 17. По сигналу на входе 14 сдвиговый регистр 38 начинаетвырабатывать последовательность тактовых импульсов. По тактовому сигналу с первого выхода сдвигового регистра 38 на выходе 32 элемента ИЛИ 40Формируется сигнал управления записьюицформации (кода номера абонента) вбуФерный регистр 3 информации из управляющего процессора, По тактовомусигналу со второго выхода сдвиговогорегистра 38 на выходе 36 элементаИ 48 формируется сигнал управлениязанесением информации с регистра 3информации в буферный регистр 5 коданомера абонента, Информация с регистра 5 кода номера абонента поступаетна соответствующую группу 28 информационных входов узла 12 сравнения номера абонента, где она сравнивается Узел 4 управления содержитфиг.2) сдвиговый регистр 38, элемент И-ИЛИ 39, элементы ИЛИ 40,41,элементы И 42 - 49, триггеры 50,51,Коммутатор 9 выходной информации5содержит фиг.3) группу элементовИ 52, группу элементов ИЛИ 53.Узел 12 сравнения номера абонента содержит фиг.4) группу дешифра;торов 54 кодов номера абонента, группу элементов ИСКЛЮЧА 1 ОЩЕЕ ИЛИ 55,элемент ИЛИ 56.На фиг,1, 3,4 обозначено числопроцессоров К, разрядность информации Н, число абонентов М.Буферный регистр 2 адреса предназначен для хранения адреса, по которому в абоненте должна быть записанаили считана информация, который поступает на адресный вход устройстваиз управляющего процессора.Буферный регистр 3 информациипредназначен для приема и временногохранения кода номера абонента или информации, которые поступают на опформационный вход 13 ив управляющегопроцессора или для приема и храненияинформации, принятой от абонента через коммутатор 11 входной информации.,в зависимости от наличия управляющихсигналов.Узел 4 управления предназначен дляприема управляющих сигналов "Запуск","Прием", "Передача", "Выбор абонента"35из управляющего процессора соответственно через входы 14 " 17, синхросигнала через вход 18, сигнала 291 31Занесение из узла сравнения номераабонента и выработки управляющих сигналов на цепях 23, 32, 33, 34, 35,36, 37, предназначенных для реализации алгоритма работы устройства, атакже сигнала 31 "Занято",Буферный регистр 5 кода номераабонента предназначен для приема45.и временного хранения кода номераабонента, принятого из буферного регистра 3 информации, и передачи егов регистр 6 кода номера абонента ив узел 12 сравнения номера абонента.50Регистр. 6 кода номера абонентапредназначен для приема и хранения, кода номера абонента, принятого избуферного регистра 5 кода номераабонента и выдачи его в дешифратор7 номера абонентаУзел 12 сравнения номера абонента предназначен для приема и срав 5 152с информацией других регистров 5 кода номера абонентов, При совпаденииинформации узел 12 сравнения номераабонента вырабатывает единичный сигнал на выходе 29, который поступаетна вход триггера 51 узла 4 управления. По тактовому сигналу с третьеговыхода сдвигового регистра 38 на выходе элемента И 47 вырабатывается управляющий сигнал, поступающий насинхровход триггера 51 узла 4 управления, устанавливающий триггер 51 вединичное состояние, единичный выходкоторого поступает на выход 31 устройства, сообщая управляющему процессору о занятости абонента, По тактовому сигналу с четвертого .выходасдвигового регистра 38 на выходе 35элемента И 49. формируется сигналсброса, осуществляющий сброс буферного регистра 5 кода номера абонента,и подключения к абоненту не происходит,По тактовому сигналу с четвертоговыхода сдвигового регистра 38 и ну"левом состоянии триггера 51 на выходе 37 элемента И 44 формируется сигнал управления занесением информациис буферного регистра 5 кода номераабонента н регистр 6 кода номера абонента. Информация с регистра 6 коданомера абонента дешифрируется дешифратором 7 номера абонента и посту"пает на группы. 27 управляющих входовкоммутаторов адреса, выходной информации, строба сопровождения и входнойинформации, осуществляя подключениек соответствующему абоненту. На этомрежим подключения к абоненту заканчивается. Временная диаграмма формирования сигналов управления на выходах блока 3 управления при выбореабонента приведена на фиг.5.Для передачи информации управляющий процессор выдает в узел 4 управления сигналы на входы 16 и 14 соответственно. По этим сигналам запускается узел 4 управления и в соответствии с фиг.6 вырабатывает последовательность сигналов управления на выходах 32, 34, 23.По сигналу на входе 14 сдвиговыйрегистр 38 начинает вырабатыватьпоследовательность тактовых сигналов.По тактовому сигналу с первого выхода .сдвигового регистра 38 на выходе32 элемента ИЛИ 40 формируется сигнал управления записью информации 2217 6в буферный регистр 3 информации изуправляющего процессора, которая поступает на группу входов 21 коммута 5тора выходной информации и в зависимости от дешифрированного кода номера абонента выдается по одному изгруппы 22 информационных выходов устройства к абоненту. По второму такто 1 О вому сигналу со второго выхода сдвигового регистра 38 на выходе элемента ИЛИ 39 узла 4 управления вырабатывается сигнал, по которому из управляющего процессора по входу в буферный регистр 2 адреса записываетсяадрес регистра абонента, в которыйпередаваемая информация должна бытьпринята и с выхода буферного регистра 2 адреса через коммутатор 8 адре 3) са и подключенный выход из группы20 адресных выходов в зависимостиот дешифрированного кода номера-абонента выдается подключенному абоненту, а также сигнал со второго выхода25 сдвигового регистра 38 через элементИ 46 поступает на вход триггера 50,который по заднему фронту этого сигнала устанавливается в единичноесостояние. Сигнал с выхода триггера0 50 узла 4 управления через коммутатор О строба сопровождения и подключенный в зависимости от дешифрированного кода номера абонента выход иэгруппы 24 выходов строба сопровождения поступает в выбранный абонент и35стробирует прием передаваемой черезустройство информациипо указанномуадресу. По заднему фронту четвертого тактового сигнала с четвертогоф,40 выхода сдвигового регистра 38,поступающего на синхровход триггера 50 через элемент ИЛИ 41, триггер 50 устанавливается в нулевое состояние.Наэтом режим передачи, информации из уп 45 равляющего процессора к абоненту заканчивается.Для приема информации управляющийпроцессор выдает в узел 4 управлениясигналы на входы 15 и 14 соответст 50 венно, по которым он вырабатываетсигналы управления на выходах 34,33,23 (фиг.7). По сигналу на входе 14сдвиговый регистр 38 начинает вырабатывать последовательность тактовыхсигналов. По тактовому сигналу с первого выхода сдвигового регистра 38на выходе 34 элемента И-ИЛИ 39 форми"руется сигнал управления приемом адре"са, по которому из управляющего про 1522217цессора. по входу в буферный регистр 2 записывается адрес регистра абонента, из которого должна быть считана информация, гл с выхода буферного регистра 2 адреса через коммутатор 8 адреса и подключенный выход из группы 20 адресных выходов в зависимости от дешифрируемого кода номера абонента выдается подключенному абоненту. По 10 второму тактовому сигналу со второго выхода сдвигового регистра 38 через элемент И 46 и элемент ИЛИ 41 Формируются управляющие сигналы,устанавливающие триггер 50 в единичное состояние, с выхода которого через выход 23 формируется сигнал строба сопровождения, который через коммутатор 10 строба сопровождения и подключенный в зависимости от дешифрируемо го кода номера абонента выход из группы 24 выходов строба сопровожде. ния поступаетв выбранный абонент, стробируя выдачу информации от абонента по указанному адресу, Информа . ция от абонента через подключенный вход из группы 25 информационных входов устройства через коммутатор 11 входной информация поступает на второй информационный вход регистра 3. Сигнал на выходе 33 узла 4 управленияформируется на выходе элемента И 45 по тактовому сигналу с третьего выхода сдвигового регистра 38, по которому принимается информация в буферный регистр 3 информации, и с выхода 3035 поступает в управляющий процессор.По заднему Фронту четвертого тактового сигнала с четвертого выхода сдвигово" го регистра 38, поступагощего на синх-ровход триггера 50 через элемент ИЛИ 41, триггер 50 устанавливается в. нулевое состояние. На этом режим приема информации от абонента к управляющему процессору заканчивается.45Формула изобретения1. Устройство для сопряжения Кпроцессоров с группой абонентов,содержащее коммутатор адреса, коммута 50тор строба сопровождения, первый блок обмена, включающий в себя буферньгй регистр адреса, буферный регистр инФормации, регистр кода номера абонента, дешифратор номера абонента, узел управления, причем группы информационных выходов коммутатора адреса и коммутатора строба сопровождения образуют группы выходов устройства для подключения соответственно к адресным входам и стробирующим входам абонентов группы, информационный вход буферного регистра адреса, первый инФормационный вход и первый информационный выход буферного регистра информации первого блока обмена являются входами и выходами устройства для подключения соответственно к адресному выходу, информационным выходу и входу первого процессора, первый, второй, третий, четвертый входы логического условия, синхровходи первый выход узла управления перного блока обмена являются входам.г и выходами устройства для подключения соответственно к.выходам запуска,управления приемом, управления передачей, управления выборкой, сгпгхровходу и к входу готовности первого процессора, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности за счет обеспечения одновременной работы нескольких процессоров с абонентами, в устройство введены Кбчоков обмена, коммутатор выходной информации, коммутатор входной информации, узел сравнения номера абонента, причем в каждый блок обмена введен буферный регистр кода номера абонента, при этом группа информационных выходов коммутатора выходной информации и группа инФормационных входов коммутатора входной информации образуют группы выходов и входов устройства для подключения соответственно к информацион" ным входам и выходам абонентов груп" пы, информационный вход буферного регистра адреса, первый информационный вход и первый иггформационпый вы- ход буферного регистра информации х-го блока обмена ( = 2, К) являются входами и выходами устройства дляподключения соответственно к адресному выходу, инфорггационныы выходу и входу 1-го процессора, первый,второй, третий, четвертый входы логического условия, синхровход и первыйвыход узла управления -го блока обмена являются входами и выходами устройства для подключения соответственно к выходам запуска, управления приемом, управления передачей, управления выборкой, синхровыходу и к входу готовности -го.процессора, причем информационный выход буферного реги 1522217стра адреса -го блока обмена (1, К) соединен с -м информационным входом коммутатора адреса, 1-й управляющий вход которого соединен с -ми управляющими входами коммутатора входной информации, коммутатора выходной информации, коммутатора строба сопровождения и с выходом дешифратора номера абонента 1-го блока обмена, второй информационный выход буферного регистра информации 1-гоблока обмена соединен с информационным входом буферного регистра кода номера абонента 1-го блока обмена и с 1-м информационным входом коммутатора выходной информации, второй выход узла управления 1-го блока обмена соединен с 1-м информационным входом коммутатора строба сопровождения, 2 О второй информационный вход буферного регистра информации 1-го блока обмена соединен с 1-м информационным выходом коммутатора входной информации, информационный выход буферного реги стра кода номера абонента 1-го блока обмена соединен с информационным входом регистра кода номера абонента -го блока обмена и с 1-м информационньщ входом узла сравнения номера абонента, выход которого соединен с пятыми входами логического условия узлов управления всех блоков обмена, при этом В каждом блоке обмена инфор. мационный вход дешифратора номера абонента соединен с информационным выходом регистра кода номера абонента, вход записи которого соединен с третьим выходом узла управления,четВертый ВыхОд кОторого соединен с Вхо 40 дом записи буферного регистра кода номера абонента, установочный вход которого соединен с установочным входом регистра кода номера абонента и с пятым выходом узла управления, шестой, седьмой и восьмой выходы которого соединены соответственно с входом записи буферного регистра адреса, с первым и вторым входами записи буферного регистра информации.2. Устройство по и.1, о т л .и - ч а ю щ е е с я тем, что узел управления содержит сдвиговый регистр,два триггера, восемь элементов И, два элемента ИЛИ, элемент И-ИЛИ, причем синхровход и информационный входсдвигового регистра являются соответственно синхровходом и первым входомлогического условия узла, первыйвход первого элемента И соединен спервым входом элемента И-ИЛИ и является вторым входом логичсского условия узла, первый вход второго элемента И соединен с вторым входом элемента И-ИЛИ и является третьим входомлогического условия узла, первый входтретьего элемента И соединен с первы"ми входами четвертого, пятого элементов И и является четвертым входомлогического условия узла, информационный вход первого триггера являетсяпятым входом логического условия узла, единичный выход первого триггерасоединен с первым входом шестого элемента И и является первым выходомузла, выходы второго триггера, седьмого, третьего, шестого элементов И,элемента И-ИЛИ, первого элемента И,первого элемента ИЛИ являются соответственно вторым,.третьим, четвертым, пятым, шестым, седьмым, восьмымвыходами узла, при этом в узле управления первый и второй входы первогоэлемента ИЛИ соединены соответственнос выходами второго и пятого элементов И, вторые входы которых соединены с третьим входом элемента И-ИЛИи с первым выходом сдвигового регистра, второй Выход которого соединенс четвертым входом элемента И-ИЛИ,с вторым входом третьего элемента Ии с первый входом восьмого элементаИ, выход которого соединен с информационным входом второго триггера и спервым входом второго элемента ИЛИ,выход которого соединен с синхровходом второго триггера, третий выходсдвигового регистра соединен со вторым входом первого элемента И и свторым входом четвертого элемента И,выход которого соединен с синхровходом первого триггера, нулевой выходкоторого соединен с вторым входомвосьмого элемента И и с первым входомседьмого элемента И, второй вход которого соединен с вторыми входамишестого элемента И и второго элемента ЙЛИ, с четвертым выходом сдвигового регистра.