Устройство сопряжения процессоров в многопроцессорной вычислительной системе с изменяемой конфигурацией

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБ ЛИК 06 Е 1 цццц,.с ПИСАНИЕ ИЗОБРЕТЕНИЯ ЕТЕЛЬСТВ ВТОРСКОМУ заявок, первая и втор ментов И, элемент ИЛИ на выполнение программь служена за допустимое считается необслуженн обслуженных заявок пр пление количества нео(21) 3828449/24-2 (22) 26.09.84 (46) 23.09,86. Бю (72) В,К.Бондарен и В.В.Приходько (53) 681. 325(088. (56) Авторское св Р 551648, кл. 6 0Авторское свид Ф 525953, кл. й 0 ая группы элеЕсли заявкане была обвремя, она Р о, ВФНикольцев и. Счетчик не изводит накослуженных за тво СССР 6, 1974. о СССР 6, 1974. етел ельс Г 15 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО СОПРЯЖЕНИЯ ПРОЦЕССОРОВ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЪНОЙ СИСТЕМЕ С ИЗМЕНЯЕМОЙ КОНФИГУРА 11 ИЕЙ(57) Изобретение относится к вычислительной технике, в частности кмногопрогпаммным, многопроцессорнымсистемам, работавших в реальноммасштабе времени. Цель изобретенияповьппение надежности и живучестисистемы эа счет исключения ситуации,при которой система перестает реагировать на поступление заявок на обслуживание при отказах процессоровкандидатов на прерывание, В устройство сопряжения процессоров введеныдополнительно таймеры, регистр заявок на прерывание, регистр неисправностей, счетчик необслуженных,801259278 А 1 явок и при превышении пороговогоуровня (допустимого количества необслуженных заявок) вырабатываетсигнал "неисправность процессора",который поступает как заявка высшегоприоритета в другие устройства сопряжения процессов на регистры неисправностей. Процессоры через регистры конфигурации процессоров ирегистры конфигурации устройств памяти производят конфигурацию вычислительной системы для данной ситуации. Это позволяет при отказе любо-,го процессора-кандидата на прерывание автоматически производить реконфигурацию системы через устройствасопряжения процессоров за время, непревьппающее допустимое для обслуживания каналов (объектов) управленияв реальном масштабе времени, и темсамым исключить неисправный процессор иэ процедуры выбора процессоракандидата на прерывание. 2 ил15 управления. О 15 го 25 30 35 40 451Изобретение относится к вычислительной технике и, в частности, кпроектированию многопрограммных,многопроцессорных систем, работающих в реальном масштабе времени,11 ель изобретения - повышение надежности и живучести системы,На Фиг. 1. представлена блок-схемамногопроцессорной вычислительнойсистемы с изменяемой конфигурацией;на фиг. 2 - вариант исполнения устройства памяти.Система содержит устройства 1 сопряжения процессоров, устройства 2памяти и процессоры 3. Устройство 1сопряжения процессоров содержит регистр 4 конфигурации процессора, регистр 5 позиционного номера процес- .сора, регистр 6 текущего приоритета,регистр 7 заполнения программныхочередей, узел 8 выбора старшегоприоритета, блок 9 сопряжения с устройствами памяти и блок 10 разрешения прерывания процессора. Клок 9сопряжения с устройствами памятисодержит группу 11 элементов И,группу схем 12 сравнения и элементИЛИ 13. Блок 10 разрешения прерывания процессора содержит группы 14и 15 элементов И, узел 16 выборамладшего приоритета, узел 17 выборамладшего номера, схемы 18 и 19 сравнения и элемент ИЛИ 20,Кроме того, устройство 1 содержитблок 21 синхронизации программ, содержащий таймеры 22, регистр 23 заявок на прерывание, регистр 24 неисправностей, счетчик 25 необслуженныхзаявок, первую и вторую группы 26 и27 элементов И, элемент ИЛИ 28,элемент. И 29, а также шину 30 разрешения прерывания, шину 31 прерывания, шину 32 вектора прерывания ишину 33 установки разрядов регистразаявок и регистра неисправностей висходное состояние,Блок 21 синхронизации программ содержит таймеры 22 по числу обслуживаемых каналов управлений. Каждому каналу управления соответствует частота определяющая допустимый период обслуживания данного канала в реальном времени Т ;, где 1=1,п, а и число каналов управления. В качестве таймеров преимущественно используются счетчики с фиксированным или. переменным коэффициентом счета, например, ИМС К 155 ИЕ 7, при этом опор 2592782 иой частотой для блоков синхронизации программ являются сигналы службы единого времени, например, скварцевого генератора блока синхГонизации всей системы (комплекса) Счетчик 25 необслуженных заявоксодержит счетчик с Фиксированнымили переменным коэффициентом счета,определяющим пороговое условие - допустимое количество накопленных сигналов, в данном случае число необслуженных заявок, Устройство 2 памяти содержит узлы такие же, каки запоминающий блок 34, блок 35 управления выборкой, регистр 36 конфигурации и блок 37 сопряжения спроцессорами. Кроме того, многопроцессорная вычислительная система.спину 40 устройства памяти, шину 41 неисправности процессора и шину 42 отключения неисправного процессора.Блок 37 сопряжения с процессорами (фиг. 2) содержит регистр3 позиционного номера устройства 2 памяти, регистр 44 логического номера устройства памяти, первый и второй приоритетные коммутаторы 45 и 46, блок 47 системных операций, схемы 48 и 49 сравнения, группы 50 и 51 элементов И и группу 52 элементов НЕ. Каждое устройство сопряжения процессора имеет регистр 5 позиционного номера процессора, который устанавливается постоянным для данной вычислительной системы. Все процессоры имеют различные позиционные номера, Конфигурация многопроцессор" ной вычислительной системы определяется содержимым регистра 4 конфигурации процессора и регистра 36 конфигурации устройства памяти, Если все разряды этих регистров установлены в положение "1", то система образует единый комплекс, в сос" тав которого входят все процессоры 5 О 3 и все устройства 2 памяти. Связь в системе между процессорами и устройствами памяти для обмена . информацией осуществляется следующим образом.Процессор 3 возбуждает на информационных шинах 39 адрес ячейки памяти, к которой производится обращение, и информацию, которую необхо 1259278 4Регистр 36 конфигурации памяти служит для отключения от устройства 2 памяти процессоров. Установка регистра 36 .конфигурации памяти производится процессором 3, При этом последний вырабатывает сигнал на ши" не 38 привилегированного режима. Блок 37 сопряжения с процессором 55 димо записать по указанному адресув случае операции записи, а такжепозиционный номер из регистра 5 позиционного номера процессора. Приэтом на шине 38 привилегированногорежима сигнал отсутствует, Блок 37сопряжения с процессором в зависимости от того, сколько процессоровобращается к устройству 2 памяти,коммутирует на свой выход либо информацию одного процессора, либоинформацию по позиционному номеруприоритета процессора,Блок 35 управления выборкои производит обращение к запоминающемублоку 34 по принятому адресу и коммутирует на информационные шины 40устройства памяти позиционный номерпроцессора и выхода блока 37 сопряжения с процессором. Сигналы синформационных шин 40 устройства памяти проходят через группу 11элементов И устройства 1 сопряженияпроцессоров и поступают на входысхем 12 сравнения, где сравниваютсяс содержимым регистра 5 позиционного номера процессора. Совпадениеномеров означает, что устройство 2памяти приняло запрос на обращениеот данного процессора и приступилок выполнению операции, заданнойпроцессором. При этом в случае операдии записи, схема 12 сравнениячерез элемент ИЛИ 13 выдает сигналв процессор 3, Фиксирующий окончаниесеанса связи процессора с устройством 2 памяти. При выполнении операции чтения устройство 2 памяти возбуждает иа информационных шинах 40устройства 2 памяти кроме позиционного номера процессора также прочитанную информацию из указанной ячейки запоминающего блока 34. Схемасравнения через элемент ИЛИ 13 коммутирует информацию с информационныхшин 40 устройства 2 памяти в процессор 3, который по одной из информационных шин 39 сигнализирует устройству 2 памяти об окончании сигналасвязи. 5 10 1530 4050 сравнивает позиционный номер устройства 2 памяти со старшими разрядами адреса и там, где эти номерасовпадают, передает информацию на вход блока 36, в случае обращения нескольких процессоров блок 37 со-. пряжения с процессором коммутирует на свой выход информацию с одного из входов по позиционному приоритету.В варианте исполнения устройства 2 памяти, представленном на фиг, 2, работа происходит следующим образом.Каждое устройство памяти имеет регистр 43 позиционного номера устройства памяти, который в каждомустройстве 2 памяти устанавливаетсяпостоянным для данной вычислительной системы. Все устройства 2 памяти имеют различные позиционные номера. Каждое устройство 2 памяти имеет регистр 44 логического номера устройства памяти, содержимое которого определяет, к какому устройству 2 памяти адресовано обращение процессора. При считывании (записи) сигнал на шине 38 привилегированного режима отсутствует, и выходы группы 52 элементов НЕ устройств 2 памяти . имеют значение "1". Сигналы с информационных шин 39 проходят при этом через группу 51 элементов И всех устройств памяти и попадают на входы схем 49 сравнения, которые сравнивают старшие разряды адреса с содержимым регистра 44 логического номера памяти и, в случае совпадения, коммутируют входную информацию навход второго приоритетного коммутатора 46. Второй приоритетный коммутатор 46 в случае одновременного обращения к одному устройству 2 памяти нескольких процессоров выбирает и коммутирует иа свой выход информацию с .одного из входов по позиционному приоритету, Позиционный номер процессора из соответствующих разрядов выдается с выхода второго приоритетного коммутатора 46.Установка регистра 36 конфигурации памяти производится следующим образом,1Процессор вырабатывает сигнал на шине 38 привилегированного режима, и в устройствах 2 памяти открываются соответствующие группы 50 элементов И, а группы 52 элементов НЕ закрывают группу 51 элементов И.5Позиционный номер в регистре 43 позиционного номера сравнивается со старшими разрядами адреса, которые через группу 50 элементов И поступают на вход схем 48 сравнения. В том устройстве 2 памяти, где эти номера совпадают, схема 48 сравнения передает информацию на вход приоритетного коммутатора 45, который, в случае одновременного обращения нескольких процессоров, выбирает и коммутирует на свой выход информацию с одного из входов по позиционному приоритету. Блок 47 системных операций в соответствии с принятой информацией управляет установкой регистра 36 конфигурации памяти ирегистра 44 логического номера устройства памяти.11 ногопрограммная работа в данной многопроцессорной системе организуется следующим образом.Предполагается, что система выполняет и программ по обслуживанию в реальном времени, соответствующих и каналам (объектам) управления, Операционная система на каждом этапе логико-временной диаграммы работы назначает к выполнению системой соответствующий набор программФормирует код набора программ и записывает его в фиксированную ячейку памяти. Каждому разряду ячейки соответствует одна из и программ. Еди ница в разряде - условие включения данной программы в набор т,е, признак ее установки в очередь программ, нуль в разряде - признак отсутствия данной программы в наборе, Код набора программ переписывается из ячейки запоминающего устройства в .регистр 7 заполнения программных очередей:процессоров и поступает в аппаратуру формирования и реализации очереди заявок на выполнение программ. Регистр 23 заявок Формирует очередь заявок для данного процессора, и если в очередь поступает заявка на выполнение программы более высокого приоритета, чем текущий приоритет выполняемой процессором программы, и блок 10 разрешения прерывания процессора Формирует сигнал разрешения прерывания процессора,то аппаратура процессора производит прерывание текущей программы, ставит ее в очерець и приступает к выполнению более приоритетной программы,25 30 35 40 45 50 55 ЬЕсли заявка на выполнение программы не была обслужена за допустимое время, то заявка считается необслуженной. Счетчик 25 необслуженных заявок производит накопление необслуженных заявок и при превышении порогового условия (допустимого количества необслуженных зая" вок) вырабатывает сигнал "Неиспьавность процессора", который поступает как заявка высшего приоритета в другие процессоры на регистр 24 неисправностей, и процессоры через регистры 4 конфигурации процессоров и регистры 36 конфигурации устройств памяти производят реконфигурацию вычислительной системы для данной ситуации. Аппаратура при этом рабо-тает следующим образом,Процессор 3 выбирает из устройства 2 памяти в регистр 7 заполнения программных очередей содержимое Фиксированной ячейки, хранящей код набора программы. Информация из регистра 7 через первую группу 26 элементов И поступает в регистр 23 заявок на прерывание, при этом момент поступления на соответствующий разряд регистра 23 заявок синхронизируется сигналами с соответствующего таймера 22 блока 21 синхронизации программ. При поступлении заявки в регистр 23 узел 8 выбора старшего приоритета производит сравнение приоритета поступившей заявки с приоритетами ранее поступивших и еще не обслуженных заявок, Если приоритет поступившей заявки ниже находящихся в системе, то заявка запоминается в регистре 23 заявок на прерывание и 1и ставится в очередь, Если приоритет поСтупившей заявки выше находящихся в си .теме, то узел 8 выбо" ра старшего номера вырабатывает сигнал прерывания, который через элемейтИ 29 и шину 31 прерывания поступает в процессор 3, если блок 1 О разрешения прерывания выработал сигнал на шине 30 разрешения прерывания.Формирование сигнала разрешения прерывания на шине 30 разрешения, прерывания в рассматриваемой многопроцессорной вычислительной системе производится следующим образом,При выполнении текущей программыпроцессор 3 заносит ее приоритет в2592188 7 1регистр 6 текущего приоритета. Информация из регистра текущего приоритета каждого процессора поступаетчерез группу 15 элементов. И на узел16 выбора младшего приоритета других процессоров. В каждом процессореузел 16 выборамладшего приоритетаосуществляет сравнение текущих приоритетов других процессоров и коммутирует на свой выход код младшегоиэ сравниваемых текущих приоритетов.При равенстве кодов текущих приоритетов на входах узла 16 выбора на еевыход коммутируется код сравниваемыхтекущих приоритетов. Код с выхода узла 16 выбора поступает на вход схемы 19 сравнения (приоритетов) длясравнения с содержимым регистра 6текущего приоритета данного процес-.сора. Если содержимое этого регистратекущего приоритета данного процессора меньше кода, вырабатываемогоузлом 16 выбора младшего приоритета,то данный процессор выполняет задачус самым низким приоритетом и стано. вится кандидатом на прерывание, Приэтом схема 19 сравнения вырабатывает на своем втором выходе .сигнал,который через элемент ИЛИ 20 поступает на выход блока 1 О разрешенияпрерывания. Если содержимое регистра 6 текущего приоритета данногопроцессора больше кода, вырабатыва.емого узлом 16 выбора, то данныйпроцессор не является кандидатом напрерывание, и первый и второй выходысхемы 19 сравнения равны нулю,Если содержимое регистра 6 текущего приоритета равно коду младшего текущего приоритета, то это означает, что два или более процессоров выполняют программы одинакового приоритета. В этом случае процессор . кандидат .йа прерывание выбирается по младшему позиционному номеру узлами 17 выбора младшего номера и схемами 18 сравнения, работающими аналогично узлам 16 выбора и схемам 19 сравнения соответственно.При этом сигнал на втором выходе схемы 19 сравнения равен нулю, а на ее первом выходе вырабатывается сигнал, включающий третий узел 17 выбора, на вход которой через группу 14 элементов И поступает информация с выходов регистров 5 позиционных номеров других процессоров. Код млад-. шего позиционного номера с выхода 5 1 О 15 20 25 ЗО 35 40 45 50 узла 17 выбора поступает на входсхемы 18 сравнения, где сравнивается с содержимым регистра 5 позиционного номера данного процессора,Если содержимое регистра 5 позиционного номера процессора меньшекода младшего позиционного номера,то схема 18 сравнения вырабатываетсигнал, который через элемент ИЛИ 20поступает на выход блока 10 разрешения прерывания,ФРегистр 6 текущего приоритетасодержит 1+и разрядов, где первый(старший) разряд соответствует сигналу неисправности данного процессора и устанавливается в единичноесостояние, если на шине 32 отключе"чния неисправного процессора выработался сигнал, остальные и разрядовсоответствуютвыполняемым программам, т.е. в текущий момент толькоодин иэ разрядов может быть установлен в состояние "1", причем намер разряда определяет номер текущего приоритета. Если иа шине 32 выработался сигнал, то все и разрядоврегистра 6 данного процессора устанавливаются в нулевое состояние.При этом на схему 19 сравнения поступают 1.+и разрядов регистра 6,а на вторые входы групп 15 элементбвИ других процессоров поступают иразрядов из регистра 6 текущего при-оритета данного процессора.Процессор 3 при поступлении сигнала "Прерывание" по шине 31 прерывает выполнение данным процессором 3текущей программы и переходит к выполнению программ операционной системы, При этом процессор 3 списывает из блока 8 выбора старшего номера через шину 32 вектора прерываниякод прерываемой программы и записывает его в фиксированную ячейку, сравнивает код прерываемой программы скодом набора программ, выполняемыхв данный момент другими процессорамисистемы. Если данная программа ужевыполняется одним иэ процессоров, тооперационный блок через шину 33 устанавливает в регистр 23 заявок соответствующий данной программе разряд в исходное состояние и списываетэту программу из очереди программ к данному процессору,Если данная программа не выполняется ни одним из процессоров системы, то операционный блок походу программы переходит к выполнению прерываемой программы.Ло окончании выполнения программы процессор 3 через шину 33 устанавливает в регистр. 23 заявок соответствующий данной программе разряд в исходное состояние, при этом все остальные разряды регистра 23 остают ся без изменения, т.е. данная програм ма изымается из очереди программ до.поступления следующей заявки на ее выполнение.Если данная программа не выполнилась эа допустимое время, то очередной сигнал с соответствующего данной программе таймера 22 поступает через соответствующий элемент И первой группы 26 элементов И на второй вход соответствующего элемента И второй группы 27 элементов И, на первый вход которого поступает в данный момент единичный сигнал с соответствующего данной программе разряда регистра 23 заявок, так как сигнал об окончании данной програм.мы не поступил. При этом с выхода соответствующего данной программе элемента И второй группы 27 элементов через элемент ИЛИ 28 на вход счетчика необслуженных заявок 25 поступает сигнал,При превышении порога, т.е. допустимого количества необслуженынх . заявок, счетчик необслуженных заявок вырабатывает на первом выходе сигнал, который поступает в другие процессоры через шину 41 неисправности процессора,. а на втором выходе выра- батывает сигнал, который поступает на второй вход регистра 6 текущего приоритета через пину 42 отключения неисправного процессора. При этом регистр Ь текущего приоритета устанавливается в состояние, соответствующее коду 1000, и данный процессор через собственную схему 19 сравнения и узлы 16 выбора младшего приоритета других процессоров автоматически исключается из процедуры выбора процессора - кандидата на прерывание. Сигнал по шине 41 неисправности процессора поступает на соответствующий вход группы входов регистра 24 неисправностей других процессоров. Информация из регистра неисправностей поступает на соответствующий вход группы входов блока 8 выбора старшего номера как заявка более высокого приоритета; . чем любая заявка, поступившая из регистра 23.заявок, т.е;процессор(при наличии сигнала на шине 30 раз решения прерывания процессора прерывает выполнение текущей программы и переходит к выполнению программы реконфигурации системы при даннойситуации. По окончании программы реконфигурации процессор Э выбираетиз памяти код окончания данной программы и через шину 33 устанавливаетего в регистр 24 неисправностей,при этом соответствующий данной программе разряд регистра 24 устанавливается в нулевое состояние, авсе остальные разряды 24 и регистра23 остаются без изменения, т,е. программа обслуживания заявки по сиг налу Неисправность другого процессора" списывается из очереди программ данного процессора;Изменение конфигурации системыуправляется регистрами 4 конфигурации процессоров и регистрами 36 конфигурации памяти. Установка регистра 4 конфигурации процессора производится процессором Э. Часть разрядов регистра 4 конфигурации процессора служит для отключения от процессоров устройства 2 памяти. Осуществляется это отключение с помощью запирания группы 11 элементов И.35 Другая часть разрядов регистра 4конфигурации процессора служит дпяисключения процессоров 3 из многопрограммной работы. При этом группа 14элементов И служит для исключения 40 отключаемого процессора из процедуры сравнения позиционных номеров,группа 15 элементов И - для исключения из процедуры сравнения текущих приоритетов.45Применение предлагаемых-элементови связей, реализующих процедуру формирования очередей заявок на выполнение программ в отдельных процессорах в реальном времени, позволяетпри отказе любого процессора автоматически производить реконфигурациюсистемы через другие процессоры завремя, не превышающее допустимое дляобслуживания каналов (объектов) управления в реальном масштабе времени и тем самым исключить неисправный процессор из процедуры выбора процессора - кандидата на прерывание.5 1 О 15 Формула изобретения Устройство сопряжения процессоров в многопроцессорной вычислительной системе с изменяемой конфигурацией, содержащее регистры конфигурации системы, позиционного номера процессора, текущего приоритета задачи и заполнения программных оче.редей, блоки сопряжения с устройствами памяти и разрешения прерывания процессора, узел выбора старшего приоритета и элемент И, причем блок сопряжения с устройствами памяти содержит элемент ИЛИ, группу схем сравнения и группу ключей, а блок разрешения прерывания процессора содержит элемент ИЛИ, две схемы сравнения, узел выбора младщего номера, узел выбора младшего приоритета и две группы ключей, вход установки позиционного номера процессора устройства соединен с информационным входом регистра позиционного номера процессора, выход которого является выходом номера процессора в системе устройства и подключен к первым информационным входам схем сравнения блока сопряжения с устройствами памяти и к первому входу первой схемы сравнения блока разшерения прерывания процессора, вход установки текущего приоритета задачи устройства подключеи к информационному входу регистра текущего приоритета задачи устройства и соединен с первым информационным входом второй схемы сравнения блока разрешения прерывания процессора,.вход установки конфигурации системы устройства подключен к информационному входу регистра конфигурации системы, первая группа выходов которого подключена к управляющим входам ключей блока сопряжения с устройствами памяти, вторая группа выходов регистра конфигурации системы подключена к управляющим входам ключей, первой и второй групп блока разрешения прерывания процессора, группа входов номера процессора в системе и группа входов текущего приоритета устройства подключена к информационным входам ключей первой и второй групп блока разрешения прерывания процессора соответственно, выходы которых подключены к информационным входам узлов выбора младшего номера и вы 20 25 30 35 40 45 50 55 бора младшего приоритета соответственно, а выходы этих узлов подключе:ны к вторым информационным входампервой и второй схем сравнения блокаразрешения прерывания процессОрасоответственно, выходы которых.подключены к первому и второму входам элемента ИЛИ блока разрешенияпрерывания процессора, группа информационных входов устройства соединена с информационными входами ключей блока сопряжения с устройствамипамяти, выходы которых соединены свторыми информационными входами соответствующих схем сравнения блокасопряжения с устройствами памяти,выходы которых подключены к входам элемента ИЛИ этого блока, а его выход является информационным выходом устройства, вход установки заполнения программных очередей устройства соединен с информационным входом регистра заполнения программных очередей, выход запроса прерывания устройства подключен к выходу элемента И, первый вход которого соединен с выходом сопровождения узла выбора старшего приоритета, о т и и ч а ющ е е с я тем, что, с целью повышения надежности и живучести системы, в устройство введены группа таймеров, регистры заявок на прерывание и неисправностей, счетчик необслуженных заявок, первая и вторая группы . элементов И и элемент ИЛИ, при этом выходы таймеров подключены к первым входам соответствующих элементов ИО первой группы, вторые входы которых подключены к выходам соответствующих разрядов регистра заполнения программных очередей, гыходы элементов И первой группы подключены к информационным входам регистра заявок на прерывание и к первым входам соответствующих элементов И второй группы, выходы регистра заявок на прерывание подключены к вторым входам соответст вуюших элементов И второй группы и к информационным входам узла выбора старшего приоритета, выход вектора прерывания которого является одноименным выходом устройства, выходы элементов И второй группы подключены к входам элемента ИЛИ, .выход: которого подключен .к счетному входу счетчика необслуженных заявок, входы синхронизации регистров неисправностей и заявок на прерывание сое 13 1 динены с входом синхронизации устройства, выход регистра неисправност тей подключен к информационным входам узла выбора старшего приоритета, выход блока разрешения прерывания процессора подключен к второму входу элемента И, первый выход счетчика необслуженных заявок подключен к 259278 14входу блокировки регистра текущего приоритета задачи, второй выход является выходом признака неисправ-.ности устройства, при этом входы признаков неисправностей устройства . соединены с информационными входами регистра неисправностей.1259278 г в 123/47 Тирах 67.1 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д, 4/5