Патенты опубликованные 15.12.1981

Номер патента: 890382

Опубликовано: 15.12.1981

Автор: Татаринцев

МПК: G05F 1/56

Метки: постоянного, стабилизатор

...тока оказываетжения.Эта цель достигаетсябилизатор напряжения постснабжен последовательнойвключенной между входным зажимомгулирующего элемента и вывля постоянного тока, для ипитающего напряжения,На чертеже представлена приальная электрическая схема сттора напряжения.Стабилизатор напряжгулирующий элемент 1аскад 2, усилитель 3ка, источник 4 опорного напряжени890382 Фор мула изобретения Сост авител ь В. цише вскийРедактор М.Недолуженко Техред И,Нинц олекма оррек 6/78ВНИИПИпо д113035, Мо каэ 1 ж 9 исное ого комитета ССС ний и открытий аушская наб., д. сударст ве ам изобре ва, И,/5 ППП "Патент", г, Ужгород, ул. Проектная, 4 Фи делитель 5, выход которого подключен ко входу 6 усилителя 3, вход 7 которого соединен с выходом источника 4,...

Номер патента: 890383

Опубликовано: 15.12.1981

Авторы: Звягинцев, Исмиев, Синицын

МПК: G06D 1/02

Метки: газа, генератор, давления, импульсов, потока

...кран 45 открыт, то давление.газана запальнике резко падает, что непозволяет нормально разжечь запальник, так как пропускная способностькнопки пуска рассчитана только на работу запальника. Этим обусловлено наличие в схеме самоконтроля положениякрана 45, исключающего бесконтрольнуюработу горелок, что находится в соответствии с требованиями Правил безопасности в газовом хозяйстве.После розжига под действием пламени запапьника 37 биметаллическая (либо прочая чувствительная) заслонкаприкрывает сопло 40 датчика пламени,а сопло датчика тяги 41 при наличииразрежения в топке 39 заведомо закрыто Поэтому в камере 21 через дроссепь 32 и кнопку пуска 27 устанавливается входное давление. До закрытиясопел датчиков тяги и пламени давление в камере...

Номер патента: 890384

Опубликовано: 15.12.1981

Авторы: Глухарев, Иноземцев

МПК: G06F 3/06

Метки: ввода, информации, пульт, цифровой

...запоминается, по данному адресу в блок 7 памяти с дешифратора 2 поступает "нулевой" сигнал и гаснет соответствующая ячейка информационного табло 1. Набранный номер ячейки через промежутоцный регистр 10 высвечивается на цифровом табло 12 для .контроля. При необходимости повторить ввод нескольких подряд расположенных встроке "нулевых" элементов логической таблицы оператор после ввода первого номера элемента из требуемой последовательности нажимает на наборном устройстве 9 кнопку ПГ (повторить по .55 .горизонтали) и набирает число повторений, после чего нажимает кнопку ВВ, По сигналу с кнопки ПГ открывается элемент И 11, а в регистр 8 приращений записывается "1". Блок 6 управления переписывает число повторений через элемент И 11 в счетчик...

Номер патента: 890385

Опубликовано: 15.12.1981

Авторы: Векслер, Сидарас, Эпштейн

МПК: G06F 3/12

Метки: блок, печатающего, устройства

...памяти, выходы которого соединены с другими входами коммутатора.Иа чертеже изображена схема предло.енного блока управления для печатающего устройства,Блок управления содержит первыйблок памяти 1, счетчик 2, схему сравнения 3, второй блок памяти 1, коммутатор 5, блок тактирования 6, дешифратор 7 и вентили 8,Блок управления работает следующимобразом.По поступлению на вход первогоблока памяти 1 информации для печати одной строки и сигнала на входеблока тактирования 6 из канала вычислительной машины, блок тактирования 6 вырабатывает сигнал, управляющий последовательной записью информа"ции одной строки в первый блок памяти 1. По окончании записи информации,блок тактирования 6 выдает. сигнал,управляющий последовательной выборкой при...

Номер патента: 890386

Опубликовано: 15.12.1981

Авторы: Мяснов, Смирнов

МПК: G06F 5/00

Метки: дешифратор

...разрядное число с весом 2 .Т, а на выходе суммирующего блока 4 вместо полусумматора 6 поставить сумматор, один вход которого соединить через элемент И с выходом пятой группы и с выходом А счетчика преобразователя, то получим дешифратор для тридцатидвухтактного преобразователя интервала времени в цифровой код. При этом шестнадцать входов представленного на чертеже дешифратора необходимо соединить с выходом переноса всех сумматоров пятого суммирующего блока.Ко входам сумматоров пятого суммирующего блока группы подключаютсясоот ветст вующие выходы т ридцат идвухтактного счетчика преобразователя. Изъяв из представленной на чертеже схемы четвертый суммирующий блок, получим дешифратор для восьмитактного преобразователя, при этом восемь входов...

Номер патента: 890387

Опубликовано: 15.12.1981

Авторы: Броверман, Гольбрайх, Фирсов, Шабельский

МПК: G06F 7/00

Метки: логический, модуль

...11 НЕ и через третий элемент 7 ЗАПРЕТ с блоком 15 реле времени, выход которого через четвертый элемент 6 ЗАПРЕТ соединен с блоком 12 памяти и четвертым элементомЗАПРЕТ первого канала, при этом выход элемента 10 НЕ первого канала соединен с блоком 13 памяти второго канала, кроме того, элементы 4 и 7 ЗАПРЕТ имеют один общий вход 18 запрещающего сигна40 0 5 ной части информации после пуска конвейера.Поставленная цель достигается тем, что в каждый из двух каналов логического модуля дополнительно введен один элемент ЗАПРЕТ, причем первые входы дополнительных элементов ЗАПРЕТ подключены к дополнительному запрещающему входу логического модуля, вторые входы подключены к выходам блоков памяти соответственно первого и второго каналов логического...

Номер патента: 890388

Опубликовано: 15.12.1981

Авторы: Артюхов, Шалыто

МПК: G06F 7/00

Метки: настраиваемое

...приборе) . Послетого как устройство настроено на реализацию заданной функции, оно может применяться для реализации любой схемы(в том числе и асинхронной) как логический модуль с и входами. Настраиваемое устройство, содержащее многофункциональный логический модуль с п информационными входами, подключенными к и информационным вхо- дам устройства соответственно, и а настроечными входами (ив), о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия при настройке, устройство дополнительно содержит регистр памяти настройки и бюк сброса памяти настройки, содержащий и-входовой элемент ИЛИ-НЕ и двухвходовой элемент И, регистр памяти настройки содержит е двухвходовых эле 3 89038ными входами (пп 1), дополнительносодержит регистр памяти...

Номер патента: 890389

Опубликовано: 15.12.1981

Авторы: Гафаров, Дудкин, Ермоленко, Рогов

МПК: G06F 7/38

Метки: арифметико-логическое, контролем

...элементов И первой группы подключены ко вторым входам элементовИЛИ третьей группы,На чертеже представлена схема устройства,Устройство содержит формировательчетности результата операции, первый 2 и второй 3 информационные входыустройства, первый установочный вход4 устройства, первый, второй, третий,четвертый, пятый и шестой управляющиевходы устройства 5-10, элементы ИЛИпервой, второй, третьей, четвертой и;пятой групп 11-15, элемент ИЛИ 16,элементы И первой, второй; третьей,четвертой, пятой, шестой, седьмой,восьмой, девятой и десятой групп 1726, первый и второй элементы И 27 и28, элементы НЕ первой, второй, третьей, четвертой и пятой групп 29-33,первый, второй и третий сумматор помодулю два 34, 35 и 36, формирователи37 и 38...

Номер патента: 890390

Опубликовано: 15.12.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/38

Метки: арифметико-логическое, двухадресной, цвм

...с четными адресами (например, 27 и 27;), а младшие части операндов - в регистрах снечетными адресами (например, 27,27;). Выполнение операции начинаетсяфф с приема в блок 2 местной памяти по,информационной магистрали 10 адреснойчасти командного слова.К-разрядная адресная часть командного слова, принятая по информационнойЖ магистрали 10 из основной памяти и определяющая адрес 1 операнда и результата операции команды сложения (вычитания) помещается в 1-разрядный регистр32 адреса .1 операнда. Поскольку стар 5 шая часть 2 п-разрядного 1 операнда находится всегда в регистре общего назначения с четным адресом, то М-разряд"ная часть командного слова, определяю(К-,1)-разрядная адресная часть командного слова, определяющая адресоперанда помещается...

Номер патента: 890391

Опубликовано: 15.12.1981

Авторы: Леусенко, Морозевич, Ярмолик

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, чисел

...сдвига 1, а выход элемента ИЛИ 7 подключен ко входу первого разряда регистра сдвига 1, Ко вторым входам пер во го и второго зле ме нт а И 2 и 3 подключены инверсный и прямой выходы 1-го разряда регистра сдвига 1соответственно, а выходы первого ивторого элементов И 2 и 3 подключенык первому и второму входам элементаИЛИ-НЕ 6, ко входам четвертого элемента И 5 подключены инверсные выходы01-1 первых разрядов регистра сдвига 1,а его выход подключен к третьему входу элемента ИЛИ-НЕ 6 и первому входутретьего элемента И 4, ко второму входу которого подключен инверсный выходв-го разряда регистра сдвига 1, выходэлемента ИЛИ-НЕ 6 подключен к первомувходу элемента ИЛИ 7, а ко второмувходу элемента ИЛИ 7 подключен выходтретьего элемента И...

Номер патента: 890392

Опубликовано: 15.12.1981

Автор: Кушнерев

МПК: G06F 7/62

Метки: делительное, частотное

...перепогнения ц-го разряда счетчика, появляющийся на выходе 7, запрещает прохождение сигналов Г 1 и Г через элементы И 1 и 2. После подачи пускового сиг нала по входу 8 в счетчик 4 записывают число "0", что приводит к снятию сигнала запрета с элементов И 1 и 2 и поя влению на выходах 9 и 10 си гна лов Г, и Г. Одновременно на счетчик 4 через суммирующий элемент 3 поступает сигнал, равный 1, +1 . Наличие сигналов т, и 1 на соответствующих выходах 9 и 10 определяется временем за полнения счетчика 4 до значения 10", которое равно кими поточными линиями в производстве.Пятиканальная система, содержащая частотное делительное устройство, счетное устройство, таймер, цифропечатающее устройство, совместно с ради омет ри че ской аппар эту рой и...

Номер патента: 890393

Опубликовано: 15.12.1981

Авторы: Ташлинский, Шнайдер

МПК: G06F 7/72

Метки: модулю, сумматор, три

...по модулю три работаетследующим образом Контролируемый двоичный код поступает параллельно на вХоды 14 и 15. Пусть на вход 14 поступает нечетный о разряд двоичного кода, на вход 15 четный. В этом случае во втором триггере 9 хранится младший разряд остат-ка, в триггере 5 - старший. В процессе работы на входы 14 и 15 могут пода 25,ваться коды "00", "01", "10", "11",а в сумматоре может храниться оста"00" и "11" образуют на выходах схемысовпадения 2 и 3 логический "0" и изменений состояния три ггеров 5 и 9 невызывают. Входные коды "01" и "10" изменяют код остатка сумматора, и работа сумматора в этом. случае зависит отсостояния триггеров 5 и 9. При нулевом состоянии триггеров 5и 9 логические "0" с их прямых выходом блокируют элементы И...

Номер патента: 890394

Опубликовано: 15.12.1981

Авторы: Лаврешин, Якушев

МПК: G06F 9/50

Метки: блок, приоритета

...2, входы 6 и 7 блока, выходы 8 и 9 блока.3 89Блок приоритета работает следующим образом.При включении питания блока на его выходе уровень логического "0". Логический элемент И 1 имеет приоритет трансляции входного сигнала, При од новременном появлении входных сигналов на входах 6 и 7 на выходе элемента 5 появляется уровень логического "0", который блокирует элемент И 2, элемент И 1 открыт, и с выхода 8 снимается сигнал, который одновременно дополнительно блокирует элемент И 2 через элемент НЕ 3. По окончании входных сигналов схема приходит в исходное состояние. Формула изобретения Блок приоритета, содержащий дваэлемента НЕ и два элемента И, о тл и ч а ю щ и й с я тем, что, с целью сокращения оборудбвания, он со- .держит элемент сложения...

Номер патента: 890395

Опубликовано: 15.12.1981

Авторы: Кармалита, Кривоносов

МПК: G06F 11/00

Метки: градуировки, информационно-измерительного, канала

...канала 6 имеем выходные сигналыкоторые регистрируются и запоминаются блоком 9. Одновременно текущиеамплитуды эталонного сигнала Х черезкоммутатор 3 поступают на блок 7 временной задержки, который задерживаетсигнал Х на величину постоянной времени информационно"измерительного канала 6. Задержанный во времени сигнал Х с блока 7 поступает на блок 10. Кроме того, сигнал Х поступает на второй дифференцирующий узел 13, на выхоСистема градуировки информационноиэмерительного канала содержит первый генератор 1 эталонного сигнала и второй генератор 2 эталонного сигнала, коммутаторы 3 и 4, блок 5 управления, информационно-измерительный канал 6 и блок 7 временной задержки. Система содержит также первый, второй, третий и четвертый блоки 8-11...

Номер патента: 890396

Опубликовано: 15.12.1981

Авторы: Григалашвили, Которашвили

МПК: G06F 11/25

Метки: анализатор, логический

...бит.Если входная последовательность содержит 12 бит, то в этом случае из количества 2 последовательностей17 ЗЭ найдется по две такие, которые имеют одинаковые остатки, Назовем эти последовательности родственными. Таким образом, если взамен предлагаемой последовательности на вход регистра прнхо- фф дит ошибочная родственная последовательность, то ошибка остается незамеченной, так как оии имеют одинаковые остатки. Общее число ошибочных последовательностей может быть оче- Зф видно 3 "1, и только один раз ошибка не может быть обнаружена. Поэтому вероятность не обнаружения ошибки равнаПри длине входной последовательности 18 бит, количество необнаруженных ошибок может быть 3 и т.д. В общем случае, если сдвигающий регистр состоит из п разрядов,...

Номер патента: 890397

Опубликовано: 15.12.1981

Авторы: Ещин, Заволокин, Заровский, Мошков, Мусатов, Рейнер, Юферова

МПК: H03M 13/43

Метки: декодер, мажоритарный

...укаэанной цели45мажоритарный декодер, содержащии четыре группы по М мажоритарных элементов, выход каждого из которых подключен к выходу соответствующего двоичного информационного разряда декодера, где М - число смежных двоичных 50разрядов, рассматриваемых как Р-ичный разряд слова, Р = 2 , содержитМчетыре группы по два М-разрядных арифметических сумматора в каждой, первыевходы первого и второго сумматора в 55первой группе подключены соответственно к второй и третьей М-разрядной,групппе входов декодера, во второй 4группе - к первой и четвертой группе входов декодера, в третьей группе к первой и четвертой группе входов декодера, а в четвертой группе - к третьей и второй группе входов декодера, вторые входы М-разрядных арифметических...

Номер патента: 890398

Опубликовано: 15.12.1981

Авторы: Николаев, Храпко

МПК: G06F 11/16

Метки: логических, узлов

...индикации 8890398 516 М131 по нулевому сигналу элемента ИЛИ 17 подготовлен к отображению информации с регистра 6, При этом все коммутаторы 9 закрыты по управляющим входам с дешифратора 16, и информация с блока селекторов О не поступает на блок индикации 8.По сигналу "Пуск" генератор выдает первый тест, который поступает на входы проверяемого узла 2,Информация с каждого вывода проверяемого узла 2 поступает на вход сумматора 4, а с его выхода на вход регистра 7 и один из входов блока 5. Результат с выхода блока 5 поступает на сумматор 3, а с его выхода - на вход регистра 6. Запись результата первого теста производится ло сигналу "Конец11теста с генератора 1, Информация по- канально записывается в первые разряды регистров 7, а общий...

Номер патента: 890399

Опубликовано: 15.12.1981

Авторы: Мамонов, Ченцов

МПК: G06F 11/20

Метки: мажоритарное

...входы, т,е. на входы трех элементов 2 И 1 (обозначения позиций на фиг. 2 соответствуют номерам элементов на фиг. 1).Устройство работает следующим образом.При поступлении на три входа устройства входных информационных импульсов, соответствующих одному биту информации, не имеющих значительного разброса параметров и следующих с перекрытием, на выходе элемента ЗИЛИ 2 появляется один информационный импульс, который расширяется одновибратором 4 и через Формирователь 3 поступает на выход устройства, Формирователь 3 Формирует выходной импульс по переднему фронту расширенного импульса с выхода одновибратора 4. Длительность выходного импульса определяется параметрами времязадающих элементов формирователя 3. При поступлении на входы...

Номер патента: 890400

Опубликовано: 15.12.1981

Авторы: Алексеев, Бестань, Конорев, Нестеренко, Новиков, Супрун, Щербаченко

МПК: G06F 15/00

Метки: процессор, центральный

...вход которого является тактовым входом блока,выходы шестого, второго и третьего элементов И соединены соответственно с последовательными входами второго и третьего сдвиговых регистров и триггера, выходы второго, третьего, четвертого и пятого элементов ИЛИ являются соответственно первым, вторым, третьим и четвертым выходами блока, выход первого элемента И является пятым выходом блока, первый выход первого сдвигового регистра является шестым выходом блока, выход шестого элемента ИЛИ является седьмым выходом блока, второй выход первого сдвигового регистра соединен с первыми выходами первого сдвигового регистра соединен с первыми выходами второго и шестого элементов ИЛИ, первый выход второго сдвигового регистра соединен с первым выходом...

Номер патента: 890401

Опубликовано: 15.12.1981

Автор: Астахов

МПК: G06F 15/02

Метки: вычислительная, клавишная, электронная

...или счетным импульсом со счетчика 16, или модификацией адреса по коду мнкрокоманды с выхода регистра 15 микро- команд. Код микрокоманды является составной частью адреса узла 8 памяти микроопераций и устанавливается на весь цикл выполнения микрокоманды. Другой частью адреса узла 18 являются временные интервалы, задаваемые счет-чиком 16 тактов. Следовательно, иа вы-, ходе узла 18 памяти микроопераций возбуждаются микрооперационные поля микрокоманды, определенные во времени и, таким образом, любая микрокоманда5 8904 представляется набором тактированных микроопераций, которые дешифрируются дешифратором 19 микроопераций.При одновременном вводе нескольких значащих нулей в ЭКВМ блок управления работает следукнцим образом.При нажатии...

Номер патента: 890402

Опубликовано: 15.12.1981

Автор: Кузин

МПК: G06F 15/20

Метки: вычисления, функций, элементарных

...8, входной коммутатор 9, приемный регистр 10, коммутатор приемного регист- щ ра 11, информационный вход устройства 12, управляющий вход устройства 13, выход устройства 14, блок задания знака 5 и схему сравнения 16.Работу устройства рассмотрим на примере вычисления функции агсзпу по методу цифра эа цифрой, вычислительная процедура которого описывается формулами х х +у. ,2С 1) 40-С 1-1).с 1 - фйЯ-1;и, Сз) где 0 - угловые константы, вычисленные по формуле Я агсй 921)5 Индексхарактеризует номер итерации, причем, каждая итерация должна выполняться дважды;и - характеризует количество разрядов в числе.Оператор поворота вектора= Ф 1. Он характеризует значение знака операции н вырабатывается блоком 15.Для Функции агсэи= "1, если У( 2 н х 1 (...

Номер патента: 890403

Опубликовано: 15.12.1981

Авторы: Брякалов, Захаров, Калмыков, Ковалев

МПК: G06F 17/27

Метки: выражений, запись, инверсную, перевода, польскую

...приоритетов.Блок 8 управления блокирует записьочередной лексической единицы вовходной регистр 1. Лексические еди"ннцы - операции со входного регистра 1, а нз магазинной памяти 3 черезрегистр 4 поступают соответственнона дешифраторы 6 и 5, где определяются их приоритеты,По результату работы схемы 7 сравнения приоритетов лексических еди- "ниц-операций блок 8 управления организует либо запись через группу элементов И 11 в магазинную память, либо чтение из нее лексических единицс большим приоритетом, В режиме чтения лексическая единица-операция записывается через группы элементов И 12и ИЛИ 9 в выходной регистр 4, послечего производится разблокировка входного регистра 1Когда во входном регистре 1 нахо"дится правая скобка, блок 8...

Номер патента: 890404

Опубликовано: 15.12.1981

Авторы: Карпенко, Крылов, Суворов, Фарберов

МПК: G05B 19/02

Метки: автоматической, комплектовкой

...Сигнал, пропорциональньш .этой разности, в виде двоичного кода (5 ), также поступает на вычитаинций блок 5, с которого величина разности и номер значения центра группирования записываются в первый регистр 6, По команде программ блока 1 из блока 4 памяти в измерительный блок 3 поступает второе значение центра группирования, а на вычитающий блок 5 - код номера этого значения ( второго). В измерительном блоке 3 вновь происходит измерение разности между величиной параметра первой детали и значением второго центра группировання. Двоичный код, соответствующий этой разности (5), поступает на вычитающий блок 5, с ко" торого величина разности и номер значения центра группирования записываются во второй регистр 7. Из первого 6 и второго,7...

Номер патента: 890405

Опубликовано: 15.12.1981

Авторы: Бирман, Бойко, Шиб

МПК: G06G 5/00

Метки: пневматическое, предварения, прямого

...где РВь Р - сигналы на выходе соответственно первогои ьторого сумматоров;5 - символ преобразования Лапласа;Т - постоянная временидроссель 3 - емкость4 нСовместное решение уравнения (1) и (2) устанавливает следующую за" висимость между изменениями сигналов на входе и выходе устройства:Р = Т-аРВх,рВых,1Таким образом, в первом приближении устройство реализует закон звена прямого предварения.Каждый иэ сумматоров 1 и 2 ох" вачен собственной отрицательной обратной связью (через первую минусовую камеру), Сумматоры работают в режиме высокочастотных автсколебаний, устраняющих эффект гистереэиса, за счет чего устраняется причина низкочастотных автоколебаний е устройстве и отпадает необходимость во введении стабилизирующих инерционных связей, ....

Номер патента: 890406

Опубликовано: 15.12.1981

Автор: Бутаков

МПК: G06G 5/00

Метки: пневматических, приборов

...блок 3 выбора минимума и индикаторы 4-6. Выход блока1 задания эталонного давления подключенко входам контролируемых приботв ров 71- 7 и к индикатору 4, Выходыконтролируемых приборов 7 - 7 подклюцены ко входам блока 2 выборамаксимума сигнала и ко входам блока3 выбора минимума сигнала, выходы тЗблоков 2 и 3 подключены к индикато"рам 5 и 6.Устройство работает следующим образом.20При подаче на входы контролируемых приборов 7 - 7 п по индикатору 5измеряется наибольшая величина выходного сигнала одного иэ контролируемой партии приборов, а по инди890406 Формула изобретения15 Составитель О. ГудковаРедактор М,Недолуженко Техред Е. Харитончик Корректор В. Бутяга Заказ 11008/79 Тираж 748 Подписное ВНИИПИ Государственного комитета СССР по...

Номер патента: 890407

Опубликовано: 15.12.1981

Авторы: Лаптенков, Прокофьев

МПК: G06G 7/06

Метки: аналоговой, вычислительной, приборами, сопряжения, электронными

...5(й) и 6(К,),резисторы обратной связи задающегоусилителя 7 (йо) и 8 (г), первыймасштабный резистор 9 (й), второймасштабный резистор 10 (ВЗ), реле11 (Р,), с первой группой контактов12(151), второй группой контактов13 (2 Р 1;), третьей группой контактов14 (3 Р ), четвертой группой контактоа 151 рри) и лредохранителиныни ионтактами 16 (К;) резистор обратной и.связи операционного усилителя 17(й .),входную резистивную цепочку 18, выполненную в виде последовательно соединенных резисторов 19(йз;) и 20(йь)нагрузку 21,При зтом элементы 1,3,5,7,8,11 и13 образуют суммирующий ЗУ на двавхода, в элементы 2,9,12,13,17 и20 образуют суммирующий ОУ.Нагрузка 2 1, т.е. электрод сопрягаемого ЭП, подключена к выходуусилителя 1 через масштабный резистор...

Номер патента: 890408

Опубликовано: 15.12.1981

Автор: Новиков

МПК: G06G 7/18

Метки: аналогового, дифференцирования, сигнала

...фильтре 3.Технико".зкономический эффект отиспользования изобретения определяп ется возможностью повцаения точности дифференцирования аналоговых сигналов. Формула изобретения 45 Целью изобретения является устранение инерционного запаздывания сигнала производной.Цель достигается тем, что устройство для дифференцирования аналогового сигнала, содержащее интегрирующий Фильтр, вход которого соединенс выходом устройства, содержит блокумножения и блок деления, первыйвход блока умножения является входомустройства, выход блока умножениясоединен с выходом устройства и спервым входом блока деления, второйвход которого соединен с выходом интегрирующего фильтра, а выход блокаделения соединен со вторым еходомблока умножения.На чертеже представлена...

Номер патента: 890409

Опубликовано: 15.12.1981

Авторы: Нечаев, Садыхов

МПК: G06G 7/26

Метки: генератор, функций

...и ло ков 2 взвешенного алгебраическогосуммирования (где и+1 - порядок генерируемой системы интегральных функцийУолша), причем каждый из блоков 2подключен входами к и выходам генератора 1, а выходом - к выходной шинесоответствующей интегральной функцииУолша генератора, Каждый из блоков 2может быть реализован на суммирующемоперационном усилителе прямой и инверсный входы которого соединен с соответствующими весовыми резисторами,Принцип действия генератора Функций основан на регистрации уравнений связи интегральных Функций Уолша Р(1,й) с кусочно-постоянными функция" ми Уолша Иа 1(1 - 1 с) (диадно-упорядоченными по Пэли);Р(1,С): Иа 1( -1,.) ., (1)о 8 Э 0 0 Э4где 1=0,1,2 - порядок генерируемойфункции, Р(0 с)=1;аргумент (время)функции, 0т....

Номер патента: 890410

Опубликовано: 15.12.1981

Авторы: Садовой, Шестопалов

МПК: G06G 7/46

Метки: задач, интегратор, нелинейных, решения, сеточный

...функциональная схема одного узлового элементасеточного интегратора.В приведенной схеме резистивныеэлементы 1 вместе с емкостными элементами 2 представляют собой эле890410 Формула изобретения каз 11007Подписно"Патент", ул, Проектная,менты ВС-сетки, В схему узла входят также дополнительный емкостный элемент 3, ключевой элемент 4, триггер шмитта 5, диодный ключ 6, эмиттерный повторитель 7 и генератор напряжения 8, В каждую ветвь узла включенны дополнительно постоянные резисторы 9, зашунтированные нелинейными элементами 10. В целом сеточная модель состоит из и описанных узлов.Интегратор работает следующим образом,При изменении потенциала узла А происходит изменениЕ величины сопротивления нелинейных элементов 10, что в свою очередь,...

Номер патента: 890411

Опубликовано: 15.12.1981

Авторы: Пономарев, Чувичкин

МПК: G06G 7/48

Метки: моделирования, передачи, сигналов, тракта, цифровых

...к которому подсоединен источник циФровой информации. В качестве последнего может использоваться как внешний датчик цифрового теста, так и генератор псевдослучайных последовательностей импульсов 1, подключаемый через ключ ко входу устройства. Упраляющий вход частотного модулятора соединен с выходом сумматора 7, один вход которого через аттенюатор 8 подключен к выходу источника постоянного напряжения 10, а второй вход через аналогичный аттенюатор 9 и вспомогательный формирователь шумового напряжения 11 соединен с дополнительным выходом генератора псевдослучайных последовательностей импульсов 1. Выход блока Фазоимпульсной модуляции 3 соединен с первым входом первого элемента И 12 и одновременно через инвертор 13 - с первым входом второго...