Преобразователь двоичного кода в двоично-десятичный код и обратно

.с Н 03 М 7/12 И КОМИТЕТМ И ОТКРЫТИЯМ ГОГУДАРГТБЕННПО ИЗОБРЕТЕНПРИ ГКНТ ГС:СР ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ии тво ГССР8, 1982ДВОИЧНОГО КОЧНЫЙ КОД И ОЬние относится к ипульсноижег испс)льзоваться в ци )эро 3 К(57) Изобрететехнике и мо вых информационно-вычислительных и управляющих системах. Преобразователь осуществляет прямое и обратное преобразования двоичного и двоично-десятичного кодов и формирование унитарного кода. При выполнении преобразователя на микросхемах серии К 555 количество используемых микросхем уменьшается на четыре корпуса, что позволяет упростить преобразователь. Преобразователь содержит элементы И НБ 1,4 - 7, 9, 10, 18, формирователь 2 импульсов, элементы НЕ 3, 15, 16 19, блок 11 двоично.десятичны, счетчиков блэк 13 двоичных сче.:ик;в, 2 ил.Изобретение оносится к импульсной технике и может быть использовано в цифровых информационно-вычислительных и уп ра вля ющих системах.Целью изобретения является упрощение преобразователя.На фиг, 1 представлена функциональная схема преобразователя; на фиг, 2 - временные диаграммы, поясняющие его работу,Преобразователь (фиг, 1) содержит пятый элемент И-НЕ 1, формирователь 2 импульсов, первый элемент НЕ 3, первый, третий, второй, четвертый элементы И-НЕ 4-7, триггер 8, выполненный на элементах И-НЕ 9, 10, блок 11 двоично-десятичных счетчиков 121-12, блок 13 двоичных счетчиков 141-14 м, второй, третий элементы НЕ 15, 16, элемент И 17, выполненный нд элементе И - НЕ 18 и элементе НЕ 19, информационные входы 20, тактовый вход 21, вход 22 выбора режима, вход 23 "Пуск", выходы 24 двоично-десятичного кода, выходы 25 двоичного кода, выход 26 готовности и вьн ход 27 унитарного кода.Преобразователь работает следующим образом,Режим преобразования задается подачей на вход 22 уровня логического "0" для преобразования двоична-десятичного н двоичный код и уровнялогической "1" для преобразования двоичного в двоично-десятичный код. В зависимости от режима преобразования при помощи формирователя 2, элементов И-НЕ 5, 6 происходит запись входной информации в соответствующий блок 11 или 13 счетчиков и обнуление счетчиков блока 13 или 11, выдающих выходнои код, с последующим их заполнением.В качестве примера рассмотрим преобразование двоичного кода в двоично-десятичный,В исходном состоянии триггер 8, образованный элементами И-НЕ 9, 10, сброшен и уровень логического "0" с его первого выхода поступает на вход формирователя 2 После подачи уровня логического "0" на вход "Пуск", соответствующего отрицательному фронту тактовых импульсов, триггер 8 устанавливается в единичное состояние. Коротким импульсом с выхода формирователя 2 производится запись установленных на входах 20 данных, представленных в двоичном коде, в счетчики 14 и сброс счетчиков 12. Единичным уровнем с выхода элемента И - НЕ 9 разрешается прохождение через элемент И-НЕ 1 тактовых импульсов, которые поступают на входы элементов И - НЕ 4, 5 и затем с выхода элемента И - НЕ 4 на вход сложения счетчика 121 и вход вычитаниясчетчика 146 По каждому положительному перепаду тактовых импульсов происходит увеличение на единицу содержимого счетчиков 12 и уменьшение на единицу содержимого счетчиков 14. Процесс счета продолжается до тех пор, пока на выходе заема ("Р-") счетчика 14 и не появится уровень логического "0", свидетельствующий об обнулении счетчиков 14, который через элемент И 17 сбрасывдет триггер 8 в исходное состояние, На выходе элемента И- НЕ 10 получен сигнал об окончании преобразования (готовности данных). Содержимое счетчиков 12 равно записанному числу в двоично-десятичном коде, В процессе счетв на выходе элемента И НЕ 1 формируется унитарный код. Преобрдзовдние дноичнодесятичного кода н двоичный происходит аналогичноНа фиг 2 представлена временная диаграмма при преобразовании числа "4" из двоичного кода н дноично.десятичный и о 6- ратноНа вход 21 поступают тактовые импульсы, нд входе 22 присутгтнует уровень логического "0" либо "1, свидетельствующий о режиме преобразования, неизменный на время преобразования. Появление нулевого уровня сигнала на входе 23 приводит к запуску преобразователя, т е, к появлению единичного уровня нд выходе элемента ИНЕ 9 и короткого импульса нд выходе формирователя 2.При поступлении положительного фронта тактового импульса происходит изменение содержимого счетчиков 12, 14 По отрицательному перепаду етв ртого такто ного импульса на выходе элемента И 17 появляется единичный уровень, который приводи г к сбросу триггера 8, блокирующего работу преобразователя до поступления следующего уровня логического "0" на вход 23.Преобразователь выполнен на следующих микросхемах: двоичные счетчики 14 - К 555 ИЕб, дноично-десятичные счетчики 12 - К 555 ИЕ 7, элемента И-НЕ К 555 ЛАЗ, элементы НЕ - К 555 ЛН 1 Таким образом, преобразователь, кроме реве рсивных счетчиков, имеет дна корпуса К 555 ЛАЗ и один корпус К 555 ЛН 1, независимо от количества разрядов г 1 реобразуемого кода, т.е, позволяет уменьшить ол 1 чесгно используемых микросхем на четыре корпуса 55 5 10 15 20 25 30 35 40 45 50 Формула изобретения Преобразователь двоичного кода н дноично-десятичный код и обратно, содержащий блок дноично-десятичных счетчиков иблок двоичных счетчиков, информационные входы которых являются информационными входами преобразователя, первые выходы блока двоично-десятичных счетчиков и блока двоичных счетчиков соединены соот ветственно с первым и вторым входами элемента И, вторые выходы являются соответственно выходами двоично-десятичного кода и выходами двоичного кода преобразователя, элементы НЕ, первый четвертый элементы И-НЕ, вход первого элемента НЕ объединен с первыми входами первого и второго элементов И-НЕ и является входом выбора режима преобразователя, выход первого элемента НЕ соединен с 15 первыми входами третьего и четвертого элементов И-НЕ, выходы первого и третьего элементов И - НЕ соединены соответственно с суммирующим и вычитающим входами блока двоично-десятичных счетчиков, 20 формирователь импульсов и триггер, о тл и ч а ю щ и й с я тем, что, с целью упрощения преобразователя, в него введен пятый элемент И - НЕ, первый вход которого является тактовым входом преобразователя, вы ход пятого элемента И - НЕ соединен с вторыми входами первого и третьего элементов И-НЕ и является выходом унитарного кода преобразователя, выход элемента И соединен с первым входом триггера, второй вход которого является входом пуска преобразователя, первый выход триггера соединен с вторым входом пятого элемента И - НЕ и входом формирователя импульсов, выход которого соединен с вторыми входами второго и четвертого элементов И-НЕ, второй выход триггера является выходом готовности преобразователя, выход второго элемента И - НЕ соединен непосредственно с управляющим входом блока двоичных счетчиков и через второй эле ент НЕ - с установочным входом блока двоично-десятичных счетчиков, выход четвертого элемента И - НЕ соединен непосредственно с управляющим входом блока двоично-десятичных счетчиков и через третий элемент НЕ с установочным входом блока двоичных счетчиков, вычитающий и суммирующий входы которого подключены к выходам соответственно первого и третьего элементов И - НЕ.