Преобразователь кодов

(19) 115 Н 03 М 7/ ОПИСАНИЕ ИЗОБРЕТЕНИ К А 8 ТОРСКОМ ИДЕТЕЛ ЬСТ 2 22государствен нй и и пов, К.С.Алсынб ельство СССМ 7/12. 1988. ТЕЛЬ КОДОВносится к автомат щАй миф ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ(57 Изобретение от вычислительной технике, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики. является усовершенствованием преобразователя кодов по авт,св. СССР М 1584107, Целью изобретейия является расширение функциональных возможностей за счет выполнения подсчета количества единиц во входном коде. Цель достигается тем, что в преобразователь кодов, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, группу элементов И 2, введена группа элементов 3 задержки. 1 ил.40 55 Изобретение относится к автоматике и вычислительной технике и может быть ис пользовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики, является дополнительным к основному авт.св. М 1584107,Цель изобретения - расширение функциональных возможностей устройства за счет выполнения операции подсчета количества единиц во входном коде.Поставленная цель достигается тем, что вводится дополнительная группа элементов задержки, входы которых соединены с выходами частного от деления на два, а выходы элементов задержки соединены с информационными входами преобразователя, при этом выход остатки является также выходом последовательного, начиная с младших разрядов, кода количества единиц.На чертеже представлена функциональная схема устройства.Устройство выполнено в виде одномерной итеративной сети, состоящей из и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1 о, первые верхние входы 1-ых элементов 1 образуют информационные каналы ввода(п-+ 1)-ых разрядов преобразуемого кода, выходы 1-ых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1 образуют каналы вывода (и-+1)-ых разрядов преобразованного входного кода, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, служит управляющим входом, определяющим режим работы устройства, а все вторые входы остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12-1 п соединены с выходами предыдущих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 п, кроме того, устройстао содержит и элементов И 21-2 л, первые и вторые входы которых соединены соответственно с первыми и вторыми. входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 п, а выходы образуют выход частного от деления преобразователя, и присоединены,к входам элементов задержки 31-3, выходы которых присоединены к . соответствующим информационным входам преобразователя, при этом выход последнего и-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1, является выходом последовательного, начиная с младших разрядов, кодаколичества единиц,Устройство работает в течение (оо 2 и+1) тактов, причем значение задержки каждого из элементов 3 задержки группы (и всей группы в целом из-за параллельности их срабатывания) равно одному такту. т.е. сигнал, поступающий на вход элемента задержки в тактЕ 1. на выходе элемента задержки 5 10 15 20 25 30 35 отрабатывается в такте ( 1). Для простотыиз рассмотрения исключены подсистемысинхронизации. В течение первого такта наинформационные входы поступает преобразуемый код, далее на всех последующихтактах на информационные входы поступает через элементы задержки код частного отделения на два промежуточного, преобразованного на предыдущем такте кода,На управляющий вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ постоянно подается константа "0", которая передается попоследовательности элементов ИСКЛ ЮЧАЮЩЕЕ ИЛИ до тех пор, пока на входы преобразователя поступают "0". Если вкаком-либо входном разряде поступает значение "1", то на выходе соответствующегоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ вырабатывается значение "1", которое сохраняетсядо встречи следующей единицы, после которой происходит переброска значения, вырабатываемого элементами ИСКЛЮЧАЮЩЕЕИЛИ в "0", При этом на выходах элементовгруппы И, будет "1" только в позициях, соответствующих четным по порядку единицамвходного кода, и если число единиц нечетно,то на выходе остатка появится "1". Выходчастного через элементы задержки поступает на информационные входы и на следующем такте может определять четность илинечетность единиц преобразованного напредыдущем шаге кода.Например, если исходный код содержит5 единиц, то на первом такте код остаткаравен 1. а код частного содержит две единицы.На втором такте код остатка равен "О", акод частного содержит одну единицу. Натретьем такте код остатка равен "1", а кодчастного не содержит единиц. На всех последующих тактах и код частного, и код остаткадают нули, т,е. последовательность значений,снимаемых с выхода кода. остатка, равна,00101 - двоичному представлению числа 5.Таким образом, предлагаемоеустройство, реализуя те же функции, что и в известном, выполняет также и операцию подсчетаколичества единиц.Формула изобретенияП реобразова тел ь кодов по а вт.св, М1584107, о т л и ч а ю щ и й с я тем. что. сцелью расширения функциональных возможностей за счет выполнения подсчета количества единиц оо входном коде, онсодержит группу элементов задержки. причем выход(+1)-го элемента И группы соединен с входом 1-го элемента задержки группы,выход которого соединен с первым входом