Устройство для преобразования чисел

(Ю И 290 А С 06 Г 12/00, 5/00,Н 03 М /12 НИ 1.В ООЩМРстВенный НОмиУетМ 896%ТЕНИЯМ И ОТНРЬЮИНМЯРИ ФЮЮ ООСР ОПИСАНИЕ ИЗОБРЕ пп двчсппнОму пВнЮтВлСВ.(56) Авторское свидетельство СССР Юф 1042010, кл. Н 03 Г 1 /12, 1982.Авторское свидетельство СССР Р 130 О 641, кл. Н 03 Г 1 7/12, 1985. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ , ЧИСЕЛ(57) Изобретение относится к вычислительной технике и может быть использовано для адресации иерархически расположенных объектов, Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения преобразования алгоритмических чисел в числапозиционных систем счислеьия Устройство содержит многоканальный блок 1памяти, многоканальный блок 2 умножения, сумматор 3. Выход 4 являетсявыходом значения числа в позиционнойсистеме счисления, а входы 5 - входами задания разрядов алгоритмическогочисла. Перед началом работы каналымногоканального блока 1 памяти загружают весами соответствующих разрядов исходного числа, представлен-.ными в четвертичном коде, где 4- основание системы счисления выходного кода. На входы 5 устройства .подают разряды преобразуемого числа. При этомна выходе сумматора 3 Аормируетсязначение числа в позиционном четвертичном коде, 2 ил.165129,0 зовано для адресации иерархическирасположенных объектов,Целью изобретения является расширение Функциональных возможностейустройства эа счет обеспечения преобразования алгоритмичесох чиселв числа позиционных систем счисления.На Аиг. 1, 2 представлены Аункциональные схемы примеров реализациипредлагаемого устройства.Устройство, схема которого показана на Аиг. 1, содержит многоканапьный блок 1 памяти, многоканальныйблох 2 умножения, сумматор 3. ИнАормадионный выход К-го канала многоканального блока 1 памяти (К = 1,Р, где Р - количество разрядов в алгоритмическом числе) подключен к входу первого сомножителя К-го каналамногоканального блока 2 умножения,выход К-го канала которого подключен к входу К-го слагаемого сумматора 3. Выход сумматора 3 являетсяв выход 4 значения числа в поэиционной системе счисления устройствавход 5 задания К-го разряда алгоритмического числа которого подключенк входу второго сомножителя К-гоканала многоканального блока 2 умножения.Устройство, схема которого показана на фиг . 2, содержит блок 6 синхронизап, многоканальный блок 7 памяти, блок 8 умножения, блок 9 коммутации и накаппивающий сумматор 10,Вход 11 пуска устройства подключенк входу пуска блока 6 синхронизации,К-й выход группы которого подключенк К-му управляющему входу блока 9коммутации и входу опроса К-го канала многоканального блока 7 памяти.ИнАормационный выход блока 7 подключен к входу первого сомножителя блока 8 умножения, выход которого подключен к входу слагаемого накапливающегосумматора 10. Выход сумматора 10 является выходом 12 значения числа впозиционной системе счисления устройства, вход 13 задания К"го разрядаалгоритмического числа которого подключен к К-му инФормационному входублока 9 коммутации. ИнФормационныйвыход блока 9 подключен к входу второго сомножителя блока 8 умножения,.первый выход блока 6 синхронизацииподключен к тактовому входу накап 15 20 чением того, что операции умножения ве- ,сов разрядов на их представление в ис, ходном числе и накопление слагаемых рас"ширенной записи происходит последовательно. Для этого блок 6 синхронизации, Формируя последовательно на своих выходах группы, подключает последовательно каналы блока 6 памяти и ком.мутатора 9 к входам сомножителей блока 8 умножения и через промежуток 45 времени, достаточный дпя выполненияоперации умножения, Аормирует тактовый импульс, по которому частичноепроизведение, сФормированное в данномтакте работы, накапливается в сумматоре 10. Такой вариант исполнения устройства позволяет сократить аппаратурные затраты за счет последовательногоисполнения операций на общем оборудовании, но приводит к потере быстродействия устройства.Использование устройства в системах адресации позволяет уменьшитьразрядность адреса. Например, число999, будучи представленным в двоичноИзобретение относится к вьиислительной технике и может быть испольливающего сумматора 10, а второйвыход блока 6 синхронизации является выходом 14 признака завершения преобразования числа устройства.Устройство (Фиг. 1) работает следующим образомПусть требуется преобразоватьпозиционный код числа, каждый разрядкоторого сам представлен кодом позиционного числа в произвольной (ноизвестной заранее) системе счисления,в позиционный четвертичный код, где4 - основание системы счисления выходного кода,Перед началом работы каналы многоканального блока 1 памяти загружаютвесами соответствующих разрядов исходного числа, представленными в четвертичном коде. На входы 5 устройстваподают разряды преобразуемого числа.При этом каналы блока 2 умноженияФормируют на своих выходах значенияпроизведений поступивших на его вхо-.ды сомножителей (тем самым Формируются слагаемые расширенной записи четвертичного числа), а сумматор 3 формирует на своем выходе значение суммы поступивших на его входы слагаемых(тем самым расширенная запись четвертичного числа преобразуется в упако- ванную)Устройство, представленное на ; Аиг, 2, работает аналогично, за исклюВцпин СоставителТехред М.Диды орректор Т. Пали ьска едак к Заказ 1981 Тираж 411, ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, ЖРаущская наб., д, 4/5 твенно-издательский комбинат "Патент"., г.ужгород, ул. Гаарина, 101 Произ 5 1651290 6 десятичной системе (1001,1001.1001), многоканального блока умножения, о ттребует двенадцать двоичных разрядов, л и ч а ю щ е е с я тем, что, с целью а в абсолютном двоичном коде расширения функциональных возможнос- (1111100111) - только десять разрядов. тей устройства за счет обеспечения5преобразования алгоритмических чисел Ф о р м у л а и з о б р е т е н и я в числа позиционных систем счисления,устройство для преобразования чи- вход задания К-го разряда алгоритмисел, содержащее многоканальный блок ческого числа подключен к входу втопамяти, многоканальный блок умножения 1 О рого сомножителя К-го канала многокаи сумматор, причем информационный выход нального блока умножения, выход К-го, , К-го канала многоканального блока па- канала которого подключен к входу мяти (К = 1, , Р, где Р - количест- К-го слагаемого сумматора, выход ково разрядов в преобразуемом числе) торого является выходом числа в по- подключен к входу первого сомножителя 15 зиционной системе счисления,