Шифратор десятичного кода в двоичный код

(54) Ш ДВОИ (57) Из техник тройст сной в ус- конЦ (Л ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(56) Авторское сК. 1127088, кл,Справочниксхемам, Энерги л, К 31едовательский инстито-производственноготикиоввидетельство СССРН 03 К 13/24, 1983,по интегральным мя, 1980, с. 683,ИФРАТОР ДЕСЯТИЧНОГО КОЧНЫЙ КОДобретение относится к импуле и может быть использовановах автоматики, управления и Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования десятичного кода в двоичный код.Известен шифратор, преобразующий восьмиразрядный десятичный код в трех- разрядный двоичный код, выполненный на элементах И-НЕ, на выходе имеющий три ВЯ-триггера, а также дополнительную логиНедостатки этого шифратора следующие, Он не допускает произвольных значений входного кода, так как в этом случае будет исключен выходной код,Выходные сигналы должны поступать на входы шифратора последовательноот первого к второму и так далее до восьмого входа с перекрытием по времени соседних каналов. троля, Цель изобретения - повышение помехоустойчивости, Логические сигналы десятичного кода, поступающие на входы, формируются в преобразователе, соединен- ном в виде матрицы из девяти элементов ИСКЛ ЮЧАОЩЕЕ ИЛИ, включенных по три элемента последовательно, в четырехразрядный,цвоичный код. При поступлении логических уровнейна два или более входов на выходах шифратора формируется "нулевой" коц, т,е. выходы блокируются. Блокировка выходов происходит" и в том случае, если в данный момент на этих выходах согласно алгоритму преобразователя нет информации, Для этого на входы шифратора включена дополнительная логика, управляющая его выходами, 2 ил. Возможны произвольные срабатывания триггеров от помех, возникающих в вы ходных цепях шифратора, так как выходы Втриггеров являются также и его вхОдами.Известен шифратор десятичного кода в двоично-десятичный код, выполненный на пяти элементах 2 И-НЕ, двух элементах 4 ИНЕ и одном элементе 5 И-НЕ.Основнь 1 м недостатком этого преобразователя является его низкая помехозащищенность,При одновременном возбужденик, вух и более входов данного шифратора состояние его выходов неопределенно.Цель изобретения - повышение помехо- устойчивости шифратора - достигается за счет блокировки его выходов при одновременном воздействии сигналов на два или более входа.20 ЗО 40 На фиг, 1 приведена электрическая схема шифратора; на фиг, 2 - временные диаграммы работы шифратора.Состояние входов и выходов в.ифратора соответственно временной диаграммы приведено в таблице,Шифратор содержит девять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1-9 (соединенных последовательно по три элемента 1-3. 4-6, 7-9), элемент 2 И-НЕ 10, элементы 4 И-НЕ 11, 12, элемент НЕ 13, элемент 5 И-НЕ 14, элемент ЗИ 15, элемент 2 И 16, элемент 2 ИЛИНЕ 17-20, элемент НЕ 21,Шифратор работает следующим образом,В исходном состоянии на входах шифратора присутствуют логические "О", на первом, втором, третьем и четвертом выходах шифратора - логические "1".Пусть на первый вход шифратора поступает сигнал логической "1" десятичного кода, На выходе элемента ЗИ 15 при этом формируется логическая "1", поступающая последовательно на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1, 2 шифратора и далее на вход элемента 2 И-НЕ 10, при этом на первом выходе шифратора Формируется логический "0". Одновременно этим сигналом логической "1", поступающим на вход элемента НЕ 13, блокируется второй, третий и четвертый выходы шифратора,Логическая "1" деся ичного кода, поступающая нд второй вход шифратора через элементы ИСКЛ Ю ЧАЮ ЩЕ Е ИЛИ 4-6 п реобразоватепя кода, формирует уровень потической "1" на первом входе элемента 4 И-НЕ 11. Прй этом на выходе шифратора 2 формируется логический "О", Первый, третий и четвертый вьходы шифратора блокируются логическим "О", поступающим с выхода элемента 2 ИЛИ-НЕ 17 на первый вход элемента ЗИ 15 и на четвертые входы элементов 4 И-НЕ 20, 5 И-НЕ 21, Логическая "1" десятичного кода, поступающая на третий вход шифратора через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1-3 и 4-6 преобразователя кода, поступает на первые входы элементов 2 ИНЕ 18 и 4 И-НЕ 19, т.е, на первом и втором выходах шифратора фомируются логические "О", при этом третий и четвертый выходышифратора блокируются.Рассмотрим случай одновременного поступления логических сигналов на входы шифратора. Например; на второй и шестой входы шифратора одновременно поступают уровни логической "1" фиг.2),Уровеньлогической "1" с второго входа шифратора через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4 поступает на один вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, одновременно на другой вход элемента 5 поступает уровень логической "1" с входа шифратора 6. При этом состояние выхода элемента 5 останется равным логическому "О", первый выход шифра. тора закрыт логическим "О" с выхода элемента ЗИЛИ-НЕ 19, а выходы элемента 4 И-НЕ 12, 5 И.-НЕ блокируются логическим "О" с выхода элемента 2 ИЛИ-НЕ 17, соответственно выходное состояние шифратора не изменится, Аналогичное состояние на выходах шифратора будет при одновременном поступлении логических "1" на любые два или более входов шифратора, Например, при одновременном появлении уровня логической "1" на третьем и шестом входах шифратора уровень логической "1" формируется на входах элементов 5, 8, на входе элемента 2 И 16 и на втором входе элемента 4, одновременно на выходе элемента 2 ИЛ ИНЕ 19 появится уровень логического "О",поступающего на вход элемента 2 И 16, поэтому на выходе элемента 2 И сохраняется уровень логического "О", следовательно, и на ггервом выходе шифратора сохранится уровень логической "1", Логическая "1", поступающая на вход элемента 4, далее поступает на один вход элемента 5, на другом входе которого одновременно появляется уровень логической "1", поступающей с шестого входа шифратора. Состояние выхода элемента 5, а следовательно, и состояние второго выхода шифратора останется неизменным, Уровень логической "1", поступающий на вход элемента Я и далее на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 формирует логическую "1" на входе элемента 4 И. НЕ 12, Состояние выхода элемента 12 и, следовательно, состояние третьего выхода шифратора остается неизменным, так как логический "О", сформировавшийся на выходе элемента 2 ИЛИ-НЕ 17, а следовательно., и на входе элемента 4 И-НЕ 12,блокирует его по первому входу, При этом блокируется аже и етертй выход шифратора,Такв данном шифраторе преобразователь кода, выполненный в виде матрицы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, осуществляет преобразование восьмиразрядного десятичного кода в двоичный код Предлагаемый шифратор по сравнению с известным имеет повышенную помехозащищенность выходного двоичного кода за счет блокирования выходов на время воздействия помех на входы шифратора, Данный шифратор может с успехом применяться в устройствах, не допускающих искажений выходного кода, в устройствах контроля и т,д.Формула из об рете ни я Шифратор десятичного кода в двоичный код, содержащий первый и второй элементыНЕ, элемент 2 И-НЕ, первый и второй элементы 4 И-НЕ, элемент 5 И-НЕ, выходы которых являются соответственна с первогопо четвертый выходами шифратора, первый. вход элемента 2 И-НЕ подключен к первым 5 входам первого и второго элементов 4 И-НЕ и выходу первого элемента НЕ, вход которого соединен с первым входам элемента 5 ИНЕ и является восьмым разрядным входом шифратора, выход второго элемента НЕ 10 подключен к вторым входам первого и второго элементов 4 И-НЕ и элемента 5 И-НЕ, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости шифратора, в него введены с первоо па четвертый 15 элементы 2 ИЛИ-НЕ, элементы 2 И и ЗИ и с первого по девятый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы третьего, шестого и девятого из которых соединены соответственно с вторым входом элемента 20 2 И-НЕ и третьими входами первого и второго элементов 4 И-НЕ, первый разрядный вход шифратора соединен с входом второго элемента НЕ и первым входом элемента ЗИ, выход которого подключен к первому входу 25 первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены соответственно с выходам элемента 2 И и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с ЗО первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй разрядный вход шифратора соединен с первыми входами первого элемента 2 ИЛИ-НЕ и четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход ко торого подключен к первому входу пятого элемента ИСКЛЮЧАЮЩЕЕ.ИЛИ, выход коГ торого соединен с первым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий разрядный вход шифратора соединен с первым входом элемента 2 И и вторыми входами первого элемента 2 ИЛИ-НЕ и четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый разрядный вход шифратора подключен к первым входам второго и третьего элементов 2 ИЛИ-НЕ и седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход последнега из которь 1 хйодключен к первому входу восьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом девятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, пятый разрядный вход шифратора соединен с вторыми входами второго элемента 2 ИЛИ-НЕ, седьмого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шестой разрядный вход шифратора подключен к вторым входам третьего элемейта 2 ИЛИНЕ, восьмого и пятого элементов ИСКЛЮ ЧАЮЩЕЕ ИЛИ и первому входу четвертога элемента 2 ИЛИ-НЕ, седьмой разрядный вход шифратора соединен с вторыми входами четвертого элемента 2 ИЛИ-НЕ, третьего, шестого и девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента 2 ИЛИНЕ подключен к второму входэлемента ЗИ, третьему входу элемента 5 И-НЕ и четвертому входу второго элемента 4 И-НЕ, выход второго элемента 2 ИЛИ-НЕ подключен к четвертым входам первого элемента 4 И-НЕ и элемента 5 И-НЕ. выход третьего элемента 2 ИЛИ-НЕ соединен с вторым входом элемента 2 И и третьим входом элемента ЗИ, выход четвертого элемента 2 ИЛИ-НЕ подключен к пятому входу элемента 5 И-НЕ.1757105 Составитель И, ШелобановаРедактор В, Данко Техред М,Моргентал Корректор Н, Слободя издательский комбинат "Патент", г, ужгород, ул,Гагарина, 10 зводств каз 3099ВНИИПИ Государствен113 Тираж Подписноеого комитета по изобретениям и открытиям при ГКНТ СССР 35, Москва, К, Раушская наб 4/5