Масштабный преобразователь кодов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕаЪ БЛИН 569994 12 УДАРСТ 8 ЕННЫЙ КОМИТЕТЗОБРЕТЕНИЯМ И ОТКРЫТИЯМГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕН 403/24-244.886.90. БюлПотопаль ий и В.К. Соп.325(0888) орское свидетел О, кл. Н 03 М 7 ское свидетельскл. Н 03 М 7/ СШТАБНЫЙ ПРЕОБРА ство СССР12, 1986.во СССР2, 1980.ОВАТЕЛЬ КОФ) Изобретение относится к авто ке и вычислительной технике и предназначено для преобразования кодов сразличными весовыми коэффициентами. у- Целью изобретения является повышениебыстродействия и достоверности преобразования, Цель достигается тем, чтов преобразователь, содержащий входнойи выходной счетчики 3 и 7, первый ивторой делители 5 и 6 частоты генератор 1 импульсов, введены входной ре- ОВ гистр 2, схема 4 сравнения, третий делитель 11 частоты и блок 12 управлети- ния. 1 з.п. ф-лы, 4 ил.Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования кодов с различными весовыми коэффициентами.Целью изобретения является повышение быстродействия и достоверности преобразования.На фиг. 1 представлена функциональная схема преобразователя кодов; на Фиг, 2 - схема блока управления; на фиг, 3 и 4 - временные диаграммы, по-ясняющие работу преобразователя.Преобразователь кодов (Фиг. 1) со держит генератор 1 импульсов, входной 15 регистр 2, входной счетчик 3, схему 4 сравнения, первый и второй б делители , частоты, выходной счетчик 7,вход на чальной установки преобразователя 8кодо:в, информационный вход 9 преобразователя, вход 10 преобразователя, третий делитель частоты 11, блок управления 12, вход 13 установки масштабного коэффициента входного счетчика, вход 14 установки масштабного 25 коэффициента выходного счетчика, сигнал записи входного кода (ЗВК) 15,Блок 12 управления содержит (Фиг.2) 0-триггеры 16-21, элементы И 22-25, элементы ИЛИ 26-30, элемент ИСКЛЮЧАЮ ДЕЕ ИЛИ 31, КЯ-триггер 32, элементы ИЛИ-НЕ 33-35.Преобразователь работает следующимобразом.В исходном состоянии поступает ну 35 левой сигнал записи входного кода на вход 15 и после поступления по входу 8 сигнала начальной установки.появляется. нулевой код на выходах входного регистра 2, При этом на выходе сброса 4 О блока 12 управления вырабатывается сигнал "Сброс" (Фиг. 3) по которому делители 5,6 и 11 частоты и счетчики 3 и 7 устанавливаются в исходное нулевое состояние. На выходе приема 45 блока 12 управления, соединенном со синхровходом записи входного регистра2 появляется нулевой сигнал (Зап, фиг;, 3). Сигналом высокого уровня свыхода управления счетом блока 12 уп О равления счетчики 3 и 7 установлены в режим прямого счета, с выходов блока 12 управления на счетные тактовыевходы аоответственно делителей 5,6 и11 (С 1, С 2, СЗ фиг. 3) и счетный вход счетчика 7 не поступает импульсов и поэтому не поступают импульсы с выхода первого делителя 5 частоты(СИ 1, Фиг. 3) на счетный вход счетчика 3, с выходов делителей 6 и 11 (СИ 2,СИЗ, фиг, 3) на входы блока 12 управления. В соответствии с Функциональ.ным назначением входов схемы 4 сравЬнения (соответственно а ( - , а ) Ъ,а = Ъ, где а и Ъ - величины кодовна первых и вторых входах схемы сравнения) на ее первом и втором выходахсигнал низкого уровня, а на третьем -высокого,После установки на выходах 9 кода,на вход 15 подается сигнал записивходного кода (ЗВК, фиг. 3). По первому положительному фронту тактирующих импульсов, поступающих с выходагенератора 1, на выходе приема блокауправления Формируется сигнал записиво входной регистр 2 (Зап, фиг. 3)длительностью один такт тактирующихимпульсов.По этому сигналу производится запись входного кода преобразователя вовходной регистр 2, а также разрешается формирование сигнала "Сброс"(Фиг. 3) на выходе сброса блока 12управления по отрицательному фронтутактирующих импульсов после появлениялогической "1" на первом выходе схемы4 сравнения (при выполнении условияа( 2)ЬВ случае, если величина вновь пришедшего кода не равна величине кодана выходах счетчика 3, т,е. по следующему положительному фронту тактирующих импульсов, разрешена работа второго 6 и третьего 11 делителей частоты. На тактовых входах указанных делителей частоты появляются счетныеимпульсы С 2, СЗ с вйходов блока 12управления (инвертированные счетныеимпульсы С 1, С 2, СЗ поступают с частотой тактирующих импульсов).,Счет внутренних счетчиков делителей частоты осуществляется по положительному Фронту счетных импульсов скоэффициентом деления равным коду нав адах 13 и 14 установки масштабногокоэффициента счетчиков, Причем на выходах делителей Формируются импульсыдлительностью один такт счетных импульсов, которые производят своим положительным Фронтом счет выходного,счетчика. Счет второго и третьего делителей частоты осуществляется до появления уровня логической "1" на ихвыходах СИ 2, СИЗ. Так как первый код, 1569994записанный во входной регистр послеподачи внешнего сигнала начальной установки больше кода на выходах первого счетчика 3 (если не равен нулю),то на выходе Больше схемы 4 сравне 11 1 5ния (аЬ) к этому времени сформирован уровень логической "1" (по сигналу начальной установки на выходах первого счетчика 3 формируется код - всенули, а на выходах второго счетчика,7 - код - все единицы). Блок управления, анализируя состояние схемы 4сравнения, по первому положительномуфронту тактирующих импульсов после по появления логической "1" на выходахделителей 6 и 11 (СИ 2, СИЗ) запрещает прохождение счетных импульсов натретий делитель СЗ (Фиг. 3) и разрешает прохождение счетных импульсов 20на первый делитель 5 частоты С 1, Поскольку прохождение счетных импульсовна тактовый вход делителя 11 запрещено, то на выходе указанного делителяподдерживается уровень логической1". 25Импульсы на выходах первого и второго делителей частоты СИ 1, СИ 2 возникают в соответствии с заданными коэффициентами деления (пропорциональными соотношению весов младшего разряда входного и выходного кода преобразователя кодов), до появления логической "1" на выходе "Равно" схемы 4сравнения (а=Ь), По первому положительному Фронту тактирующих импульсовс генератора импульсов запрещаетсяпрохождение счетных импульсов на всетри делителя частоты. В результатена выходе первого делителя частотысохраняется уровень логической "1",а во внутреннем счетчике второго де 40лителя частоты запоминается последний просчитанный код. РазрешаетсяФормирование сигнала "Запись 1 во входной регистр. Запоминается последний45просчитанный код в выходном счетчике(он же выходной код преобразователя).В данном состоянии преобразователь остается до появления следующегосигнала ЗВК (Фиг. 3) на входе блока12 управления,По первому положительному фронтутактирующих импульсов после появлениясигнала ЗВК формируется сигнал записиво входной регистр,В случае, если ве 55личина вновь пришедшего кода меньшекода, хранящегося на выходах входногосчетчика, но больше половины этогокода, то на всех трех входах блока сравнения возникает уровень логического "О". Блок управления, проанализировав эту ситуацию, разрешает прохождение счетных импульсов С 2 и СЗ на второй и третий делитель частоты и запрещает прохождение С 1 на счетный вход первого делителя до появления уровня логической "1" на выходе второго делителя, Этот уровень возникает при переполнении внутреннего счетчика второго делителя частоты. После этого блок управления запрещает прохождение счетных импульсов на тактовый вход второго делителя и разрешает прохождение счетных импульсов на тактовый вход первого делителя. К этому моменту внутренний счетчик третьего делителя накопил остаток внутреннего счетчика второго делителя до переполнения от счета предыдущего кода и работа третьего делителя продолжается. Теперь счетными для второго счетчика будут импульсы не второго,а третьего делителя частоты.Направление счета входного и выходного счетчика при этом меняется на противоположное изменением логического уровня на выходе блока управления. Таким образом поддерживается соответствие разрядных сеток входного и выходного счетчиков Счет первого и третьего делителей частоты продолжается до совпадения кодов входного счетчика и входного регистра.Если после записи нового кода во входной регистр окажется, что этот код опять меньше кода входного счетчика, то процесс счета первого и третьего делителей частоты будет продолжен с величины кода хранимого во внутреннем счетчике третьего делителя и направление счета входного и выходного счетчиков не изменится,Если величина вновь записанного во входной регистр 2 кода больше кода хранимого во входном счетчике 3, то блоком 12 управления разрешается прохождение счетных импульсов на тактовые входы второго и третьего делителей С 2, СЗ и запрещено прохождение счетных импульсов на тактовый вход первого делителя 5 частоты до момента возникновения уровня логической "1" на выходе третьего делителя частоты. Причем направление счета обоих счетчиков меняется именно в этот момент времени. На этот раз запрещается прохождение счетных импульсов СЗ на так 1569994товый вход третьего делителя и разрешается прохождение счетных импульсов С 1 и С 2 первого и второго делителей. Счет внутреннего счетчика второго де 5 лителя осуществляется после изменения направления счета со значения, равногоостатку до переполнения внутреннего счетчика третьего делителя.В случае, если величина вновь при шедшего кода на входы преобразователя 9 меньше половины кода хранимого во входном счетчике, то блоком управления формируется сигнал "Сброс", переводящий преобразователь в исходное 15 состояние, за исключением сброса входного регистра, поскольку в этом случае счет всего значения входного кода происходит быстрее, чем досчет от предыдущего значения хранящегося в вход ном счетчике.Блок управления (фиг, 2) работает следующим образом.В исходном состоянии сигнал ЗВК нулевой, Поэтому несмотря на то, что 25 на первый тактовый вход блока 12 управления, соединенньй с .синхронизирующими входами Р-триггеров 16 - 18, 20 и 21, а также первыми входами элементов ИЛИ-НЕ 33 - 35 поступают тактовые импульсы с выхода генератора 1, на прямом выходе Э-триггера 17, сое. диненном через выход приема кода блока 12 управления с синхровходом записи входного регистра 2, сформирован потенциальный сигнал Зап уровнем логического "0", Этим же сигналом, независимо от сигналов на синхронизирующем входе Р-триггера 20 и П-входе того же триггера на прямом выходе 40 .0-триггера 20 сформирован потенциальный сигнал уровнем логического "0". Поэтому до прихода сигнала начальной установки с входной шины преобразователя 8 кодов, поступающего через 45 вход начальной установки блока 12 уп" равления на первьй вход элемента ИЛИ 28, на выходе этого элемента, соединенном через выход сброса блока 12 управления с входами сброса входного 50 3 и выходного 7 .счетчиков, первого 5, второго 6 и третьего 11 делителей частоты, установлен сигнал логического "0". Сигнал (а=Ь) на прямом выходе Р"триггера 16 зависит от уровня входного сигнала, поступающего на вход П а=Ь с входа блока 12 управления,соединенного с выходом схемы 4 сравнения.Сигнал с выхода 0-триггера 16 управляет формированием через элементыИЛИ 29 и 26 счетных импульсов С 1 свыхода элемента ИЛИ-НЕ 35, поступающих через выход блока 12 управленияна тактовый вход первого делителя 5частоты, импульсов С 2 с выхода элемента ИЛИ-НЕ 33 через выход блока 12управления на тактовый вход второгоделителя 6 частоты, импульсом СЗ с выхода элемента ИЛИ-НЕ 34 через выходблока 12 управления на тактовый входтретьего делителя 11 частоты, Так какна синхронизирующем входе Р-триггера19 присутствует сигнал логической "1"с инверсного выхода 0-триггера 17,то вне зависимости от сигнала на его0-входе на его выходах (прямом и инверсном) сохраняются сигналы, произвольно установленные в момент подачипитания на преобразователь кодов.Сигналы с выходов Р-триггера 19 выполняют функцию аналогичную 0-триггеру 16(управление формированием счетных импульсов делителей 5,6 и 11), а такжеуправляют КБ-триггером 32. Сигналамис прямого и инверсного выходов КБтриггера 32 производится управлениеэлементами И 24 и 25, выполняющимироль коммутатора выходных импульсовСИ 2, СИЗ (фиг. 5) второго и третьегоделителей б и 11 частоты. При этомвторой вход элемента И 24 соединен свыходом второго делителя б, а первьйвход элемента И 25 - с выходом третьего делителя 11 частоты. Сигналы с,выходов элементов И 24 и 25 черезэлемент ИЛИ .30 проходят в виде сигна лов СИ через выход блока 12 управления на счетный вход выходного счетчика 7,В зависимости от того на прямом или инверсном выходе триггера 19 устанавливает уровень логической "1", уев ; знавливается соответственно нулевой логический уровень на выходе Э-триггера 18 (Х 1, фиг, 3 и 4) либо на выходе 0-триггера 21 (Х 2, фиг. 3 и 4). Другой сигнал из указанных двух "следит" за состоянием второго входа пересчетных импульсов блока 12 управления. Сигналы .Х 1 и Х 2 выполняют функцию управления формированием счетных импульсов С 1, С 2, СЗ поступанщих на25 9 15699тактовые входы первого 5, второго 6и третьего 11 делителей частоты преобразователей, а также принимают участие в формировании сигнала направления счета.После прихода сигнала начальнойустановки на вход начальной установкиблока 12 управления уровнем логической "1" этот сигнал через элементИЛИ 28 производит установку сигналалогической "1" на прямом выходе 0 триггера 19 (а ) Ь), сбрасывает в нольвнутренние счетчики делителей 5, 6 и11 частоты устанавливает В ноль код 15на выходах входного счетчика 3, код -все единицы - на выходах выходногосчетчика 7, а через элемент ИЛИ 27устанавливает на прямом выходе КБтриггера 32 сигнал .;-оовня логической 20"1". Этот сигнал разрешает прохождение импульсов с выхода второго делителя СИ 2 через элементы И 24 и ИЛИ 30на счетный вход второго счетчика(СИ), Одновременно сигнал уровнемлогического "О" с инверсного выходаКЯ-триггера 32 запрещает прохождениеимпульсов с выхода третьего делителя11 частоты преобразователя кодов СИЗчерез элемент И 25. Сигналом с прямого 30выхода Р-триггера 19 устанавливаетсяв ноль сигнал Х 1 на выходе Р-триггера18, а так как импульсы СИЗ на выходетретьего делителя 11 частоты отсутст-,вуют, то сигнал Х 2 на выходе Р-триггера 21 устанавливается также в нольпо положительному фронту тактовых импульсон с выхода задающего генератора 1., При этом сигналы Х 1 и Х 2 запрещают изменение сигнала на выходе .КВтриггера 32 через элементы И 22 и 23с выходов триггера 19,Так как сигналом начальной установки преобразователя кодов по входу 8производится сброс входного регистра2, а сигналом с выхода сброса блока12 управления сбрасывается в нолькод на выходах входного счетчика, тона выходе "Равно" схемы 4 сравнения,соединенном с входом признака "Равнс" блока 12 управления формируетсясигнал уровнем логической "1"Поочередному положительному фронту тактовых импульсов с задающего генератора этот сигнал появляется на выходе0-триггера 16, также запрещая черезэлементы ИЛИ 29 и 26 формированиесчетных импульсов на выходах элементов ИЛИ-.НЕ 33 - 35. 94 10В рассмотренном состоянии блок управления находится до появления сигнала ЗВК По этому сигналу разрешается работа триггера 17 и по первомуположительному Фронту тактового сигнала с генератора 1 на прямом выходетриггера 17 Формируется сигнал Зап(фиг. 4) уровнем логической "1", ко"торым производится запись кода, предварительно сформированного на входе9 преобразователя кодов, во входнойрегистр 2,Поэтому к моменту прихода следук-щего положительного фронта тактовимпульса на синхронизирующие входы1триггеров 16 и 17 на Р-входах триггеров 16 и 17 сформирован уровень логического "О", а на Р-входе триггера19 сформированс выхода "Больше" схемы 4 сравнения сигнала а ) Ь уровнемлогической "1". По очередному положительному фронту тактового импульса нсинхронизирующих входах триггеров 1;и 17 на прямых выходах этих триггерс.:формируются уровни логического "О"положительным фронтом с инверсного выхода триггера 17 сигнал аЬ уровенлогической "1" на; входе триггера 19переписывается на прямой выход последнего (в данном случае подтверждаяустановку триггера в единицу сигналомс входа сброса блока 12 управления).Уровень логического "О" с прямого вы.хода триггера 16, формируя уровни логического "О" на выходах элементовИЛИ 29 и 26, разрешает прохождениетактовых импульсов генератора 1 с первого тактового входа блока 12 управления через элементы ИЛИ-НЕ 33 и ЗО(сигналы С 2, СЗ, фиг, 3) на счетныевходы второго 6 и третьего 11 делителей частоты и формированием урони, ,л -гической "1" на инверсном выходе эле: -мента ИСКЛЮЧАВМЦЕЕ ИЛИ 31 запрещаетпоступление тактовых импульсов черезэлемент ИЛИ-НЕ 35 на тактовый входпервого делителя 5 частоты (сигналС 1).Счет второго 6 и третьего 11 делителей частоты производится до появления на их выходах уровня логической11 н1 при переполнении внутренних счетчиков указанных делителей частоты,Так как счет делителей осуществляется по отрицательным фронтам тактовых импульсов с задающего генератора1 (за счет инверсии на элементах ИЛИНЕ 33 - 35), то при возникновении1569994 уровня логической "1" на выходах делителей 6 и 11 по следующему положительному фронту тактовых импульсов этот сигнал с входа блока 12 управления появляется на прямом выходе триггера 21 (сигнал Х 2, фиг. 3). На выходе триггера 18 сохраняется уровень логического "О", сигнала Х 1, так как он удерживается в этом состоянии еди,ничным уровнем на установочном входеК. Сигнал Х 2 формирует уровень логической "1" на выходе элемента ИЛИ 26 ,(разр.счЗ, фиг,З), а тот, в свою очередь, формирует уровень логическо;го "О" на инверсном выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31.При этом разрешается прохождение ,тактовых импульсов с входа блока 12 ,управления через элементы ИЛИ-НЕ 33 и 35 и запрещается через элемент ИЛИ-НЕ 5 10 15 20 25 30 35 40 45 50 55 34 Поэтому на выходе третьего дели,теля 11 частоты поддерживается высокий уровень, первый делитель 5 начинает, а второй 6 продолжает с нуля счет счетных импульсов с выходов блока 12 управления. Этот счет продолжается до выравнивания кодов на выходах но" блока .12 управления возникает уровень логической " 1" (а=Ь, фиг. 3), ,который, появившись на прямом выходе (а=Ь) триггера 16 по очередному по/ложительному фронту тактовых импульсов с выхода генератора 1, запрещает прохождение этих импульсов на счет,",ые входа всех делителей частоты через элементы ИЛИ-НЕ 33 - 35 из-за формирования сигнала логической "1" на выходах элементов ИЛИ 29 и 26, а погом и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31.Работу блока 12 управления с этого момента времени можно проследить по временным диаграммам (фиг, 4),Формула изобретения 1. Масштабный преобразователь кодов, содержащий генератор импульсов, входной и выходной счетчики, первый и второй делители частоты, управляющие входы которых являются входами установки масштабных коэффициентов входного и выходного счетчиков соответственно выход первого делителя частоты соединен со счетным входом входного счетчика, вход сброса которого соединен с входами сброса первого и втовходного регистра 2 и первого счетчи-ка 3. При этом на входе признака Раврого делителей частоты и выходного счетчика, выход которого является выходом преобразователя, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия и достоверности, в него введены схема сравнения, третий делитель частоты, блок управления и входной регистр, информационный вход которого является информационным входом преобразователя, вход начальной установки которого соединен с входом начальной установки блока управления и входом сброса входного регистра, синхровход которого соединен с выходом приема блока управления, входы признаков "Больше", "Равно" и "Меньше" которого соединены с соответствующими выходами схемы сравнения, первый и второй входы которой соединены соответственно с выходами входного регистра и входного счетчика, вход направления счета которого соединен с выходом управления счетом блока управления и входом направления счета выходного счетчика, счетный вход которого соединен с выходом счетных импульсов блока управления, выход сброса которого соединен с входами сброса входного счетчика и третьего делителя частоты, информационный вход которого соединен с входом установки масштабного коэффициента второго счетчика, вход записи преобразователя соединен с входом записи блока управления, выходы первой, второй и третьей серий импульсов которого соединены соответственно с тактовыми входами первого, второго и третьего делителей частоты, выходы второго и третьего делителей частоты соединены с первым и вторым входами пересчетных импульсов блока управления, тактовый вход которого соединен с выходом генератора импульсов.12, Преобразователь по п. 1, о т - л и ч а ю щ и й с я тем, что блок управления содержит шесть П-триггеров, четыре элемента И, пять элементов И 1 Я, КБ-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий элементы ИЛИ-НЕ, выходы кбторых являются соответственно выходами первой, второй и третьей серии импульсов блока управления, выход сброса которого соединен с выходом первого элемента ИЛИ, первым входом второго элемента ИЛИ и Б-входом первого В-триггера, прямой выход которого соединен с К-входом15 б 9994 у ФаУуЕ юиюуЯюфФ ючуАяУу Увторого триггера и первым входом первого элемента И, второй вход которого соединен с прямым выходом третьего П-триггера и первым входом третье 5 го элемента ИЛИ, второй вход которого соединен с прямым выходом четвертого триггера и первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго триггера и первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера и К-входом третьего П-триггера, П-вход которого является вторым входом пере- счетных импульсов блока управления и соединен с первым входом третьего элемента И, второй вход которого соединен с инверсным выходом КБ-триггера, выход которого является выходом уп равления ечета блока управления и. соединен с первым входом четвертого элемента И,второй вход которого является первым входом пересчетных импульсов блока управления и соединен с 25 П-входом второго триггера, С-вход которого соединен с тактовым входом блока управления и с С-входами третьего, четвертого, пятого и шестого П- триггеров и первыми входами первого, второго и третьего элементов ИЛИ-НЕ,вторые входы которых соединены соответственно с выходами элемента ИСКЛЮЧА 1)19:Е ИЛИ, третьего и четвертого элементов ИЛИ, соединенных с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с Б-входами КЯ-триггера, К-вход которого соединен с выходом второго элемента И, выходы третьего и четвертого элементов И соединены с входами пятого элемента ИЛИ, выход .",второго является выходом счетных им" пульсов блока управления, входы приз наков "Меньше", ",Равно",и "Больше" которого соединены соответственно с П-входами пятого, четвертого и первого П-триггеров, С-вход которого соединен с инверсньпч выходом шестого П-триггера, прямой выход которого является выходом приема блока управления и соединен с К-входом пятого П-., триггера, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого является входом начальной установки блока управления. вход записи которого соединен с К-вх. дом шестого П-триггера, П-вход которого соединен с входом признака . Рав-.11 но" блока управления..СО //ар.с ЛЬЮ авЬ Эаа Ьэд аьЬ ршавскийКоррек Составитель М Техред М. Дидык Мак симиш Блан Редак аж бб Подписноетениям и открьггиям при ГКНТ СССская наб., д. 4/5 Закаэ 1458 Тир ВНИИПИ Государственного комит 113035, Москв.Мк с 4 юог авЬ асей аЬ Юаа со эф г гз гю газ гаю Х 1 И