Многомерный дешифратор

(21) (22) (46) (71) ии мноустройств,организоу. ИзобреФункцию ых цифорь ете вае но рныи де реобраз эле лемен дешиф числи 975,тоичное матрич- вателей АТО(54) МНОГОМЕРНЫЙ ДЕШИ (57) Изобретение отно тельной технике, а им вам преобразования ко тся к вычисли из и ов И 2, нно к устроисов, и можетР вычисли ение относитс Изоб елькойенно к устрснст хнике ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ГКНТ СССР 4206157/2403.03.8728,02.91. Бюл, И 8Горьковский исследовательскифизико-технический институт при Гковском государственном университим. Н.И.Лобачевского(56) Авторское свидетельство СССРВ 369628, кл. С 11 С 7/02, 1969Нигин А.Г, и др. Цифровые вьтельные машины. М.: Энергия, 1с. 82, р, 4-2вам преобразования кодов, и может быть использовано для селекции многомерных матричных цифровых устройств система адресных шин которых организована по многомерному принципу.Целью изобретения является расширение области использования многомер ного дешифратора эа счет осуществления функции многомерной селекции,На Фиг.1 приведена функциональная схема многомерного лешифратора, на фиг.2 - варианты конфигурации кажцой из К групп адресных шин (К = 5, и=5) соединенных с эпементами всех и матбыть использовано для селекц гомерных матричных цифровых система адресных шин которых вана по многомерному принцип тение позволяет реализовать многомерной селекции различи ровых устройств, что обеспеч расширение области применени мерного дешифратора, Многоме шифратор содержит матричный зователь 1 кодов, состоящий ментов И 2 и К групп 3 по и тов ИЛИ, три предварительных тора 5, 6 и 8, многомерное м запоминающее устройствоК ных функциональных преобразо 9, каждый из которых состоит элементов ИЛИ 4 и и элемент 3 ил. риц многомерного матричного запоминающего устройства, на фиг.3 - пример реализации многомерного дешифратора для селекции многомерного матричного запоминающего устройства с параметрами и = 7, К = 5 и сдвигами номеров шин однотипных групп: г(д, 1, 2) = 1; г(д, 2, 2) = 3; г(д, 3,2)=-6, г(д,4,2)=3г(1.,4,2)=3Многомерный дешифратор содержит матричный преобразователь 1 кодов, состоящий из элементов И 2 и К групп 3 ио и элементов ИЛИ 4, первый и второй предваригельные дешифраторы 5 и 6, многомерное матричное запоми 163173 Онающее устройство 7, третий предварительный дешифратор 8 и К матричных функциональных преобразователей 9, каждый из которых состоит из и эле 5 ментов ИЛИ 4 и п элементов И 2, На фиг.1 позициями 10 - 12 обозначены соответственно первый, второй и третий входы многомерного дешифратора,Многомерное матричное запоминающее устройство 7.состоит из и однотипных матриц цо и селектируемых элементов в кажцой, Каждая матрицы содержит К ортогональных групп адресных шин, по и шин в группе, где К = = 4, 5, , и, Любой селектируемый элемент в матрице .соединен с К адресными шинами различных групп, Шины оцнотипных групп двух соседних матриц соединены последовательно или параллельно со сдвигом их номеров в группе Х, на величину г(1, К, Е)О, , п, где 1 = 1 п - текущий индекс шин в группе, К = 1,, К - номер группы шин в матрице, Е = 251 ., и - номер матрицы в устройстве 7, Конфигурация групп шин одного и того же номера во всех матрицах одинакова, но шины этих групп соединены между матрицами со сдвигом их номеров на величину г(1, К, Е) (фиг. 2).В зависимости от назначения устройства 7 в качестве селектируемых элементов в нем могут быть использованы запоминающие (цля многомерного35 накопителя), элементы индикации (цля многомерного дисплея), элементы коммутации (цля многомерного матричного коммутатора) и любые другие, активизируемые по аналогичному принципу, т.е. имеющие К активизируемых входов.Конфигурация К групп 3 элементов ИЛИ 4 в матрице преобразователя 1 кодов совпадает с конфигурацией К ортогональных групп адресных шин в матрице устройства 7 (т.е. точки соединения выходов элементов И 2 со входами элементов ИЛИ 4 в преобразователе 1 расположены так же, как точ 50 ки соединения элементов И 2 с адресными шинами - в матрице устройства 7) Поэтому схема преобразователя 1 кодов обеспечивает селекцию всех К ортогональных групп адресных шин одной из и матриц устройства 7,Функциональные преобразователи 9 выполнены таким образом, что обеспечивают селекцию всех д матриц устройства 7 с учетом изменений (сдвигов)номеров адресных шин между соседнимиматрицами на величину г(, К, Е).Выходные шины преобразователя 1кодов, объединенные в К групп, подключены соответственно к первым входным группам шин матриц функциональных преобразователей 9 (в них шиныимеют номера Х .), Выходные шины предварительного дешифратора 8 соединеныс шинами вторых входных шин преобразователей 9 (в них шины имеют номера Е).Преобразователь 1 кодов содержитдве ортогональные координатные группывходных шин, по и шин в группе, накаждом пересечении которых расположенэлемент И 2 (всего п элементов), подключенный двумя входами к этим шинампересечения, Кроме того, он содержитК групп 3 элементов ИЛИ 4, по и элементов ИЛИ 4 в группе,Выходы кажцого элемента И 2 соединены со входами К элементов ИЛИ 4 различных групп в точках, расположенныхна линиях, образующих соответственногруппам элементов ИЛИ 4, К групп линий, по п линий в каждой, ортогональные как группам входных шин преобразователя кодов 1, так и между собой.Выходы элементов ИЛИ 4 являются выходными шинами преобразователя 1, т,е.входы каждого элемента ИЛИ 4 соедине. -ны с выходами элементов И 2 в матрице преобразователя 1, аналогично тому, как это сделано в матрице устройства 7.Каждый функциональный преобразователь 9 содержит две ортогональныегруппы входных шин (с номерами Хв первой и,Е во второй).Кроме того, он содержит п 2 элементов И 2, расположенных на пересечениях входных шин и подключенных двумя входами к шинам пересечения, и и элементов ИЛИ 4 . Выход кажлдого элемента ИЛИ 4 является Х"-йвыходной шиной преобразователя 9,и входов каждого элемента ИЛИ 4 соединены с выходами тех элементов И 2,которые расположены на пересеченияхшин, имеющих номера Е во второй групппе и еамера х г +г(г,к,2 мг: .шеЬв первой группе входных шин (1 ; теЪкущий индекс шин в группе, г(1,К,Е)=1, , п- величина сдвига но631730 5 10 15 20 25 30 35 40 45 5 С 5меров Х", адресных вин оцногипныхгрупп вин между соседними (2- 1)-й и2-й матрицами устройства 7,Каждая Х", - я ацресная шина перзойматрицы устройства 7 своим вхоцомподключается к соответствующей ейвыходной Х-й шине соответствующегопреобразователя 9, В том случае, ког -да в матрице устройства 7 одна К -ягруппа адресных шин совпадает по конфигурации с координатой Х или У,первые входы соответствующего функционального преобразователя 9 могут бытьсоединены непосредственно с выхоцнымишинами соответствующего предварительного дешифратора 5 или 6, В том слу.чае, когда та или иная группа адресных шин К в устройствесоединяется между матрицами с нулевыми сдвигами г(1 К 2) = 0 для всех 2, то со 1 Уответствующая К - я выходная группашин преобразователя кодов 1 соединя -ется непосредственно с соответствующей группой адресных шин данной кон/фигурации К всех матриц устройства7, при этом соответствующий функциональный преобразователь 9 в многомерном дешифраторе отсутствует,В качестве каждого из преобразователей 1 и 9 для преобразования кодов могут использоваться постоянныезапоминающие устройства (ПЗУ). В томслучае, если предварительные дешиф -раторы 5, 6 и 8 расположены в ПЗУ,число выходов каждой группы шин преобразователя кодов 1 может быть сокращено до 1 п п с последующей доиолнительной дешиФрацией ня встроенныхцешифраторах в каждом из функциональных преобразователей 9.Условие К4 выбрано из соображения, чтобы в многомерном устройстве 7величина отношения помеха - сигилне превышала 1/2,Многомерный дешифратор работаетследующим образом.. На входы 10 - 12 поступают двоичные коды адреса (координат Х, т и 2) соответствующего 2 элемента И. Дешифраторы 5, б и 8 преобразуют эти двоичные коды в единичные коды, содержащие по одной единице и (и) нулей каждой. Эти копы по соответст - вующим входным шинам каждый поступают на входы матриц преобразователя 1 (коцы коорцинат Х и У) и 9 (код ко, ординаты 2),На пересечении активизированных входных шин преобразователя 1 срабатывает один из элементов И 2, имеющий соответственно выбранные координаты Х и У, так кяк оба его вхоца оказываются активизированными, С выхода элемента И 2 сигнал с уровнем логической единицы поступает на К входов различных элементов ИЛИ 4 подключенных к нему и относящихся к различным группам. Поэтому в кажцой из К групп выходных шин преобразователя кодов 1 ня одной из шин присутствует единичный сигнал, а на остальных - сигналы с уровнем логического нуля, Тяк как конфигурация групп элементов ИЛИ 4 в матрице преобразователя кодов 1 совпадает с конфигурацией групп адресных шин в матрице устройства 7, то в матрице этого устройства будет выбрян элемент с теми же координатами, что и координаты активизированного элемента И 2 в преобразователе кодов Сигналы с К групп выходных шин преобразователя кодов 1 поступает на шины первых входных групп К соответствующих преобразователей 9. На шины вторых входных групп этих преобразователей поступает единичный код с выходов прецварительного дешифратора 8. В каждом преобразователе 9 аналогично преобразователю 1 активизируется при этом по одному элементу И 2, находящемуся на пересечении активизированных шин. Затем в каждом преобразователе 9 с выхода активизированного элемента И 2 единичный сигнал поступает на один из и вхоцов подключенного к нему элемента 4 ИЛИ.Таким образом, на одной из выходных шин каждого из К преобразователей 9 присутствует единичный сигнал, а на остальных - нулевые сигналы. Эти сигналы поступают соответственно на К групп входных адресных шин многомерного устройства 7.Благодаря тому, что соединение входов элементов 4 ИЛИ с выходами элементов 2 И в преобразователях 9 осуществлено с учетом величины сдвига номеров вин между матрицами многомерного устройства 7, сигналы с выходных шин преобразователей 9 обеспечивают активизацию выбранного элемента в матрице устройства 7, имеющейномер 2, который определяется кодом, 1 ь 31730поступающим с выхода предварительно-.го дешифратора 8,Формула изобретенияМногомерный дешифратор, содержащий матричный преобразователь кодов, содержащий в узлах пересечения вертикальных и горизонтальных шин элементы И, и первый и второй предварительные дешифраторы, входы которых являются соответственно первым и вторым входами многомерного дешифратора, и выходов первого и второго предварительных дешифраторов подключены к соответствующим горизонтальным и вертикальным шинам матричного преобразователя кодов, о т л и ч а ющ и й с я тем, что, с целью расширения области использования многомерного дешифратора за счет осуществления функции многомерной селекции, в многомерный дешифратор введены многомерное матричное запоминающее устройство, третий предварительный дешифратор и К матричных функциональных преобразователя, каждый из которых содержит и элементов ИЛИ в узлах пересечения горизонтальных и 1 вертикальных шин, и элгмг гсв И, выходы которых подключены к входам соответствующих элементов ИЛИ и в матричный преобразователь кодов введено К групп пс и элементов ИЛИ (где К = 4, и), входы котсрь 1 х подключены к выходам соответствующих элементов И, вхоцы третьего дополнительного дешифратора являются третьим входом многомерного цешифратора, выходы третьего предварительного дешифратора соединены с соответствующими вертикальными шинами первого матричного Функционального преобразователя, вертикальные шины каждого матричного Функционального преобразователя подключены к соответствующим вертикальным шинам последующего матричногоФункционального преобразователя,. выходы элементов ИЛИ соответствующихгрупп матричнсо преобразователя кодов соединены с горизонтальными шинами одноименнь;х матричнь.х Функциоэ 5 нальных преобразователей, выходыэлементов ИЛИ соответствующих матричных Функциональных преобразователей соединены с одноимгннь 1 ми входами мнсгсмернсгс 1 ьатричнсгс заломинающего устройства,Ю б з фиг.,1 оставитель Б. Ходо ехред п,.олийнык Корректор А.ОсаУленко Редактор Н,Горва Заказ 55 ираж 447 Подпис ное оизводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагари И Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д, /5