Преобразователь двоично-десятичного кода в двоичный редчина
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1646057
Автор: Редчин
Текст
(56) Авторское свКд 9303 13, кл, Н 0Патент С 111 А Р 3кл, 235-155, 1972 идетельство СС 3 М 7/12, 1982 705299,Входы 1по тет а а тья м с 100 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГНКТ СССР у свидетвъсте 54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯНОГО КОДА В ДВОИЧНЫЙ РЕДЧИНА(57) Изобретение относится к авто Изобретение относится к автоматике и цифровой вычислительной техникеи может быть использовано при построении двоично-десятичных преобразователей в устройствах обработки данныхи в вычислительных устройствах.11 елью изобретения является повышение быстродействия преобразователя ирасширение диапазона преобразования,На фиг, 1 представлена структурнаясхема предлагаемого преобразователя;на фиг. 2 - пример преобразованиядвоично-десятичных чисел до 100000;на фиг, 3 - фрагменты преобразователяс помощью которых можно скомпоноватьпреобразователь на любое заданноечисло; на фиг, 4 - таблица, поясняющая работу предлагаемого преобразователя,На фиг. 1-3 обозначены: 1 - входыпреобразователя; 2 - ярусы двоичныхсумматоров, выполненных иэ последовательно соединенных одноразрядных сумматоров; 3 - выходы преобразователя. тике и цифровой вычислительной технике и может быть использовано при по-.строении двоично-десятичных преобразователей в устройствах обработкиданных и в вычислительных устройствах, Пелью изобретения является повышение быстродействия преобразователяи расширение диапазона преобразования.Преобразователь содержит входы, ярусы двоичных сумматоров, выполненныхиз последовательно соединенных одноразрядных сумматоров, выходы,с соответствующими связями, 4 ил,преобразователя разделеныр д м следующим образом: первая тетрада - единицы (входы а, б, в, г соответствуют десятичным разрядам 1, 2, 4, 8), вторая тетрада - десятки Я (входы д, е, ж, з соответствуют десятичным разрядам 10, 20, 40, 80), трететрада - сотни (входы и, к, л, оответствуют десятичным разрядам200, 400, 800), четвертая тетрада - тысячи (входы н, о, и, р соответствуют десятичным разрядам 1000, 2000, 4000, 8000), пятая тетрада - десятки тысяч (входы с, т, у, ф соответствуют десятичным разрядам 1000020000, 40000, 80000).Сумматоры 2 имеют обозначения в соответствии с номером яруса: 21 - 3 Ь сумматор 1-го яруса, 2 К - сумматор К-го яруса. Одноразрядные сумматоры имеют обозначения в соответствии с разрядом сумматора и номером яруса. Сумматор 2" - это сумматор д-го разряда К-гокяруса.11 огут быть разные варианты соединения входов 1 преобразователя с входами -х разрядов сумматоров 2 Вариант соединения, при котором входы51-х разрядов сумматоров 2 соединяются с входами 1 преобразователя в порядке возрастания десятичных весовот сумматора 2 первого каскада ксумматорам 2 старших каскадов, имеетперед другими следующее преимущество: связи между входами сумматоров2 и входами 1 преобразователя остаются неизменными для сумматоров всехярусов при аппаратном расширении диапазона преобразователя. В таблице(Фиг, 4) и на схеме (Фиг, 2) данысоединения именно в этом порядке.ля конкретной разрядности преобразователя отдельные сумматоры могутсодержать избыточные элементы, которые при построении таких преобразователей могут быть удалены, не выходяза рамки изобретения, Так, в преобразователе до 100000, показанном наФиг 2, старшие разряды сумматороввсех ярусов, кроме сумматора 1-гояруса, могут быть исключены, В этомслучае выход переноса старшего разряда сумматора К-го яруса должен бытьсоединен с первым входом следующего старшего разряда сумматора (К)-гояруса.Предлагаемый преобразователь работает следующим образом.На входы 1 параллельным кодом подаются тетрады входного двоично-десятичного числа, Разряды этого числапоступают на входы определенных разрядов сумматоров различных ярусов, 40Соответствующие связи отражены в таблице, В результате сложения весов различных разрядов двоично-десятичногочисла формируются коды ярусов сумматоров, которые, распространяясь по 45схеме преобразователя, образуют выходной двоичный код,Оценим время работы преобразователя для входного числа 707, используялследующие временные параметры;время задержки распространения сигнала в трехвходовом сумматоре с переносом; ь э - время задержки распростЛранения сигнала в трехвходовом сумматоре беэ переноса,55Для предлагаемого преобразователяпри преобразовании числа 707 наиболее долгой является цепь установленияна выходе сигнала "1" разряда 2 преобразованного кода: сумматор 26 треЭтьего яруса без переноса, сумматоры72 и 2 второго яруса с переносом,сумматор 2 вторго яруса беэ пере 2носа, сумматор 21 первого яруса спереносом, сумматор 2 первого яру 9са беэ переноса,Время преобразования предлагаемого преобразователяТ=3 э +3 сз,Л Л При аппаратном расширении диапазона преобразователя связи имеющейся части преобразователя сохраняются неизменными, Это дает возможность наращивать схему преобразователя до того уровня, который позволит осуществлять преобразование заданного числа Если создать фрагменты преобразователя, состоящие из трехвходовых двоичных сумматоров, соединенных, например, в рясны по схемам а и б (фиг, 4) или другие Фрагменты, то с помощью таких Фрагментов можно скомпоновать преобразователь на любое заданное число,Преллагаемая схема преобразователя позволяет практически неограниченно расширить диапазон преобразования,Формула изобретенияПреобразователь двоично-десятичного кода в двоичный, содержащий ярусы двоичных сумматоров, выполненных иэ последовательно соединенных одноразрядных сумматоров, причем вход младшего разряда преобразователя является выходом младшего разряда преобразователя, выходы сумматора первого яруса являются выходами старших разрядов преобразователя, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия и расширения диапазона преобразования, в нем сумп матор К-го яруса (К=2 - в в ) содержит2Р(К)=п+1-2 К разрядов, где и - число разрядов выходного кода преобразователя, выход переноса сумматора К-го яруса соединен с первым входом старшего разряда сумматора (К)-го яруса, выход -го разряда (1= 1-г(К сумматора К-го яруса соединен с первым входом (+1)-го разряда сумматора (К)-го яруса, первый и второй входы 1-го разряда сумматора К-го яруса (1=1 для первых входов сумма1646051Ьходы преодразоВааеоя аде цгмм юфло Стуж еапцрц РУ 1 к ст у ходы преобравобцп 7 еля 9 г,гсноотк аб Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 1353 Тираж 461ВНИИПИ Государственного комитета п113035, Москва, ЖПо эобретениям Раушская нытиям при ГКНТ СССР 4/5
СмотретьЗаявка
4457511, 08.07.1988
ПРЕДПРИЯТИЕ ПЯ А-1001
РЕДЧИН СЕРГЕЙ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: H03M 7/12
Метки: двоично-десятичного, двоичный, кода, редчина
Опубликовано: 30.04.1991
Код ссылки
<a href="https://patents.su/5-1646057-preobrazovatel-dvoichno-desyatichnogo-koda-v-dvoichnyjj-redchina.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь двоично-десятичного кода в двоичный редчина</a>
Предыдущий патент: Дельта-кодер
Следующий патент: Дешифратор времяимпульсных кодов
Случайный патент: Устройство для генерирования и перемещения ионов