Преобразователь двоичного кода в двоично-десятичный

(54) ПРЕОБВ ДВОИЧНО(57) Иэобр автоматики техники и построении зователей. области тельной тение относится и цифровой вычи и бра тся СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИК АВТОРСКОМУ СВИ(56) Авторское свР 1124282, кл. НАвторское свидУ 1266008, кл. Н жет быть использовановоично-десятичных преоелью изобретения являе упрощение преобразователя. Поставленная цель достигается тем, что преобразователь двоичного кода в двоично-десятичный, содержащий первый сумматор 2, первый регистр 4, схему сравнения 6, первый и второй двоично-десятичные счетчики 10, 11, первый и второй элементы И 8, 9 и элемент ИЛИ 7, содержит второй сумматор 1 и второй регистр 3, входы которого соединены с выходами двоично-десятичных счетчиков 1 О, 11, входы обратного и прямого счета которых соединены с выходами первого и второго элементов И 8, 9, выходы первого счетчика О соединены с первыми входами второго сумма- с тора 1, вторые входы которого соединены с выходами первого регистра 4, а выходы первого сумматора 2 соединены с вторыми входами схемы сравне- С ния 6. 1 ил,Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построе 1 ии двоично-десятичных преобразователей.Цель изобретения - упрощение преобразователя.На чертеже представлена функциональная схема преобразователя двоичного кода в двоичпо-десятичный.Преобразователь содержит сумматоры 1 и 2, регистры 3 и 4, генератор 5 импульсов, схему б сравнения, элемент ИЛИ 7, первый и второй элемент И 8 и 9, первый и второй двоично-десятичные счетчики 1 О и 11, информационный вход 12, вход 13 установки, выходы 14 преобразователя.Преобразователь работает следующим образом. В начале преобразо:вания на вход 13 установки подается сигнал, который устанавливает в нулевое состояние второй регистр 4 и второй двоично-десятичный счетчик 11, а в первый двоично-десятичный счетчик 10 записывает двоичный код числа "9". Этот код складывается на сумматоре 1 с нулевым кодом регистра 4 и поступает на схему б сравнения для сравнения с преобразуемым двоичным кодом, поступающим на схему сравнения с входов 12. Если преобразуемый код больше кода числа "9", то на втором выходе "А) В" схемы 6 сраьнения появляется сигнал уровня логической единицы, который разрешает происхождение тактовых импульсов с генератора 5 импульсов через второй элемент И 9 на вход прямого счета второго двоично-десятичного счетчика 11 и синхровход регистра 4. При этом с каждым тактовым импульсом содержимое регистра 4, а значит и двоичного числа на выходе первого сумматора 1, будет увеличиваться на двоичное число "1 О", а второй двоично-десятичный счетчик 1 будет подсчитывать количество тактовых импульсов, которые, в данном случае, имеют вес "десятков" выходного двоично. десятичного кода. Этот процесс продолжается до тех пор, пока двоичное число на выходе первого сумматора 1 становится равным или превьппает преобразуемый,цвоичный код. Если число на выходе первого сумма. - торапревьппает преобразуемый дво 5 10 5 20 25 35 40 45 50 55 ичный код, то с второго выхода "Аъ В"исчезнет, а на третьем выходе "А ( В"схемы 6 сравнения появляется сигналуровня логической единицы, которыйразрешает прохождение тактовых импульсов с генератора 5 импульсов через первь,й элемент И 8 на вход обратного счета первого двоично-десятичного счетчика 10, в который был предварительно записан двоичный код числа "9", С каждым тактовым импульсомэто число уменьшается на единицу, соответственно уменьшается двоичноечисло на вьходе первого гумматора 1,В момент равенства этого числа преобразуемом ,цвоичному коду на третьем выходе "А ( В" исчезает, а на первом выходе А-В схемы 6 сравнения появляется сигнал уровня логическойединицы, по которому числа с выходовпервого и второго двоично-десятичныхсчетчиков 10 и 11, имеющих соответственно вес единиц и десятков , переписываются в регистр 3 и устанавливаются на выходах 14 преобразователя, Этот же сигнал через элементИЛИ 7 устанавливает преобразователь н исходное состояние.Ф о р м у л а изобретения Преобразователь двоичного кода в двоично-десятичный содержащий генератор импульсов, схему сравнения, первый и второй двоично-десятичные счетчики, первый регистр, первый сумматор, элемент ИЛИ, первый и второй элементы И, первые входы которых соединены с выходом генератора импульсов, а вторые входы соответственно соединены с вгпходами Больше и Меньше" схемы сравнения, первая группа входов которой соединена с информационными входами преобразователя, выходы первого сумматора соединены с информационными входами первого регистра, выходы которого соединены с первой группой входов первого сумма-. тора, о т л и ч а к щ и й с я тем, что, с целью упрощения преобразователя, он содержит второй сумматор и второй регистр, входы которого соединены с выходами и:ервого и второго двоична-десятичных счетчиков, входы обратного и прямого счета которых соответственно соединены с выходами первого и второго элементов И, выход Равнол схемы сравнения соединен с входом записи второго регистра и с3 1322482 4первым входом элемента ИЛИ, выход ко- кой единицы преобразователя соединен торого соединен с входами сброса вто- с информационными входами первого и рого двоичнодесятичного счетчика и четвертого разрядов первого двоичнопервого регистра и с синхровходом пер- десятичного счетчика и с входами нтового двоично-десятичного счетчика, 5 рой группы второго и четвертого развыходы которого соединены с входами рядов второго сумматора, входы остальмладших разрядов второго сумматора, ных разрядов второй группы которого вторая группа входов которого соеди- соединены с входом логического нуля иена с выходами первого регистра, преобразователя, вход установки ковходы старших разрядов первой группы 10 торого соединен с вторым входом элевторого сумматора соединены с входом мента ИЛИ, выход второго элемента И логического нуля преобразователя, вы- соединен с синхровходом первого реходы которого соединены с выходами гистра, информационные входы второго второго регистра, выходы второго сум- и третьего разрядов первого двоичноматора соединены с второй группой 15 десятичного счетчика соединены с вховходов схемы сравнения, вход логичес- дом логического нуля преобразователя.Составитель Н.Шелобанова Редактор Е,Папп Техред А.Кравчук Корректор С,Шекмар Заказ 2878/55 Тираж 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграфическое предприятие,г,ужгород,ул.Проектная,4