Преобразователь двоичного кода в двоично-десятичный

%Ирам: ОБРЕТЕНИ овано при и жет быть исп змеритель ен По тавчтосодер- в ател усов гру и групп блоки к зрядных о кода в ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ КОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 960794, кл. Н 03 М 7/12, 1982.Патент США В 3705299, кл. 235155, 1972,(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДАВ ДВОИЧНО-ДЕСЯТИЧНЫЙ(57) Изобретение относится к областиавтоматики и вычислительной техники роении вычислительных и и ных устройств. Цель изобр упрощение преобразователя ленная цель достигается т комбинационный преобразов жит группу суммирующих яр каждый из которых входит многовходовых сумматоров блоков коррекции, причем рекции выполнены на 5-ра преобразователях двоичног двоично-десятичный. 1 ил,4175 2используемых преобразователей кодав каждой декаде.Построение многовходовых сумматоров выполнено на основе 2- и 4-разрядных сумматоров, При этом используется следующее соответствие междувходными и выходными разрядами сумматоров: 25 Б +28 г+83+84+289 - 81 +Бг+83+84+Б,+Ба В каждой из трех декад допустимазамена пары 2-раэрядных сумматоровна один 4-разрядный, При этом схема 30 предлагаемого преобразователя содержит такое же количество интегральныхсхем, что и схема известного, однаковместо интегральных схем преобразователей кода используют более простые 35и дешевые интегральные схемы 2-разрядных сумматоров,Преобразователь двоичного кода вдвоично-десятичный, содержащий группу упорядоченных по старшинству суммирующих ярусов возрастающей разрядности, каждый из которых содержит 45 группу сумматоров и группу блоков коррекции, входы которых соединены с выходами всех разрядов, кроме младшего, соответствующих сумматоров, разрядные выходы блоков коррекции соединены 50 с входами соответствующих разрядовсумматора соседнего старшего яруса, а выходы переноса блоков коррекции, кроме последнего, в каждом суммирующем ярусе соецинены с входами соот ветствующих разрядов соседнего старшего сумматора того же яруса, выходы переноса старшего блока коррекции, каждого кроме последнего, суммирующего яруса соединены с входами соот 130Изобретение относится к автоматиКе и вычислительной технике и может быть использовано для построения преобразователей для вычислительных и измерительных устройств.Цель изобретения - упрощение преобразователя.На чертеже представлена блок-схема предлагаемого преобразователя 24-раэрядного двоичного кода.Преобразователь содержит суммирующие ярусы 1 и 2, каждый из которых состоит из сумматоров 3 и блоков 4 коррекции.Первый ярус содержит декаДы, в 15 каждую из которых входит 4-разрядный многовходовой сумматор, выходы которого подключены к соответствующим входам преобразователя двоичного кода в двоично-десятичный данной декады 1-2-4-8, Разрядность по входу таких преобразователей равна 6. Младший разряд изменений не претерпева" ет. К входам сумматоров каждой декады первой ступени подключены ответвления младших 14-разрядных входов двоичного кода. Разветвления сделаны в соответствии с весами двоичных разрядов.Для преобразования разрядов с 14-го по 23-й входного двоичного кода используется второй ярус преобразования, Он состоит из 4-х декад, в каждую из которых также входит 4- разрядный многовходовой сумматор, выходы которого подключены к соответствующим входам преобразователей кода данной декады. К входам сумматора подключены ответвления разрядных входов и выходы преобразователей кода. соответствующих декад первого яруса, Таким образом разводкой разрядных входов достигается преобразование веса каждого двоичного разряда в двоично-десятичный код, при этом ответвлениягруппируются по декадам, Двоичные коды внутри каждой декады суммируются на двоичном сумматоре, выходной код которого вновь подвергается двоично-десятичному кодированию на преобразователе кода данной декады. Старшие разряды преобразователя кода имеют вес 10 и переносятся на сумматор последующей декауы. Младшие разряды 1-2-4-8 являются выходным кодом данной. декады. Второй ярус позволяет провести преобразование 10 старших разрядов двоичного кода при сохранении ограниченной разрядности 38+28 г 8+8 +Бз 1 г 1, з 1 38 +28 +2 Я +28 - для 2-разрядного сумматора;Б, +Б +8+84+8- для 4-разрядногосумматора,где Б; = 2Тогда например, для второй декадыпреобразователя сумматоры вводятсяследующим образом:78, + 5 Бг +48+284 38 +38 г+68+28 -8+28 г+78+284 Б +28 г+38 +284+8 Формула изобретения130415 Составитель Н.Шелобанова Техред И.Попович Редактор М.Товтин Корректор Е,Рошко Заказ 1324/57 Тираж 902 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 ветствующих разрядов соседнего старшего сумматора соседнего старшегояруса, разрядные выходы блоков коррекции старшего яруса являются выходами трех старших разрядов соответствующих декад преобразователя, выходымладших разрядов сумматоров старшегояруса являются выходами младших разрядов соответствующих декад преобразователя, входы которого соединены 10с входами сумматоров в соответствиис весами соответствующих двоичныхразрядов, выход младшего разряда сумматора, кроме старшего, каждого яруса соединен с входом младшего разряда соответствующего сумматора соседнего старшего яруса, вход младшего разряда преобразователя является выходом младшего разряда преобразователя, о т л и ч а ю щ и й с я тем, что, с целью упрощения преобразователя, в нем сумматоры выполнены многовходовыми, а блоки коррекции выполнены в виде пятиразрядных преобразователей двоичного кода в двоично-десятичный.