Асинхронный регистр сдвига

(19 ц 4 С 11 С 19 РТИЙ К АВТОРСК ИДЕТЕЛЬСТВУ ГОСУДАРСТЭЕННЫЙ КОМИ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ОПИСАНИЕ ИЗОБР(71) Институт социально-экономических проблем АН СССР(56) Авторское свидетельство СССР Яф 374 Ь 63, кл. С 11 С 19/00, 1973.Авторское свидетельство СССР У 728161; кл. С 11 С 19/00, 1980, (54) АСИНХРОННЫЙ РЕГИСТР СДВИГА (57) Изобретение относится к области автоматики и вычислительной техники Целью изобретения является повышение 259337 А 1 сдьЪ-вф"д" ф быстродействия регистра. Время междузаписью (считыванием) соседних разрядов сдвигаемого кода составляет 8 Тгде- задержка срабатывания элемента И-НЕ. Один разряд регистра составляют четыре ячейки памяти, каждая,иэкоторых состоит из трех многовходовых элементов И-НЕ. Регистр имеетдва информационных входа и один управляющий выход для связи с источником и два информационных выхода иодин управляющий вход для связи сприемником. Взаимодействие с источником и приемником осуществляетсяпо принципу "запрос-ответ", 2 ил.Изобретение относится к автоматике и вычислительной технике.Целью изобретения является повышение быстродействия регистра сдвига.На фиг, 1 приведена схема регистра сдвига; на фиг. 2 - временная диаграмма его работы,Асинхронный регистр сдвига (фиг.1)содержит нечетные 1 и четные 2 ячейки памяти, каждая из которых, кромепервой, состоит из первого 3, второго 4 и третьего 5 элементов И-НЕ.Первая ячейка памяти состоит толькоиз первого 3 и второго 4 элементовИ-НЕ. На фиг. 1 показаны также ин"15формационные входы 6 и 7 и выходы 8и 9 регистра, а также управляющийвход 1 О и управляющий выход 11 регистра, Один разряд регистра сдвигасоставляют четыре ячейки.Асинхронный регистр сдвига работает следующим образом.Пусть в исходном состоянии в первой и пятой нечетных ячейках 1 и вчетвертой и восьмой четных ячейках2 информация стерта, т.е. на выходахэлементов Э и 5 этих ячеек имеетсязначение " 1", а на выходах их элементов 4 - значение "О". Пусть такжев шестой ячейке 2 и седьмой ячейке1 записан один разряд сдвигаемогокода, а во второй ячейке 2 и третьейячейке 1 - его следуккций разряд,т.е.на выходах элементов 4 этих ячеекимеется значение "1", а на выходах 35элементов 3 и 5 - значения "О" и"1" в соответствии со значением записанных в данные ячейки разрядовсдвигаемого кода, Поскольку на управляющем выходе 11 регистра исходно 40имеется значение "О" с выхода элемента 4 первой ячейки 1, на его информационных входах 6 и 7 отсутствует информация, т.е. на них имеетсязначение "О", Поскольку также на информационных выходах 8 и 9 регистраотсутствует информация, т.е. на нихисходно имеется значение " 1" с выхода элементов 3 и 5 восьмой (последней) ячейки 2, на управляющем входе 5010 регистра имеется значение "1",В укаэанном исходном состояниипроисходит параллельное переключениевсех четных ячеек 2 регистра, приэтом в четвертую и восьмую ячейки 2 55переписывается информация из третьей и седьмой ячеек 1 соответственно,а во второй и шестой ячейках 2 информация стирается. При записи информации в ячейку сначала устанавливается значение "1" на выходе ее элемента 4, а затем появляется значение "О" на выходе одного из ее элементов 3 или 5, при стирании информации в ячейке сначала устанавливается значение " 1" на выходах обоих элементов 3 и 5, а затем появляется значение "О" на выходе элемента И этой ячейки. Таким образом, оба указанных процесса переключения четных ячеек 2 имеют длительность 2 Т , где Т - задержка элемента И-НЕ, завершаются одновременно.После этого происходит параллельное переключение нечетных ячеекрегистра, при этом в третьей и седьмой ячейках 1 информация стирается, причем в последней этот процесс вызывается установкой значения "О" на управляющем входе 1 О регистра в ответ на появление информации на его информационных выходах 8 и 9, в пятую ячейку 1 переписывается информация из четвертой ячейки 2 регистра, Кроме того, на выходе элемента 4 первой ячейки 1 устанавливается значение "1", которое, поступив на управляющий выход 11 регистра, разрешает установку информации на его инФормационных входах б и 7, а на выходе элемента Э первой ячейки 1 появляется значение "О", Все эти процессы, так же, как и в случае четных ячеек 2, имеют длительность 2Далее снова параллельно переключаются все четные ячейки 2 регистра, при этом в четвертой и восьмой ячейках 2 информация стирается, во вторую ячейку 2 записывается информация, установленная на информационных входах 6 и 7 регистра в ответ на значение " 1" на его управляющем выходе 11, а в шестую ячейку 2 переписывается информация иэ пятой ячейки 1. Эти процессы также имеют длительность 27Затем снова происходит параллельное переключение всех нечетных ячеек 1 регистра, при этом в первой и пятой ячейках 1 информация стирается, а в третью и седьмую ячейки 1 переписывается информация из второй и шестой ячеек 2 соответственно. Таким образом, регистр оказывается в состоянии, аналогичном исходному. Процессы переключения в последнем случаетак же, как во всех предыдущих, имеют длительность 2 . Отсюда следует, что цикл работы предлагаемого регистра, т.е. время между записью (считыванием) в нем соседних разрядов сдви гаемого кода, составляет 8Заметим, что каждая четная ячейка 2 при переключении переходит в состояние, аналогичное состоянию предшествукщей нечетной ячейки 1, т.е. если 10 в нечетной ячейке 1 информация стер-. та, то и в следующей четной ячейке 2 информация стирается, если же в нечетной ячейке 1 записана информация, то она переписывается в следую щую четную ячейку 2. В свою очередь, каждая нечетная ячейка 1 при переключении переходит в состояние, противоположное состоянию последующей четной ячейки 2, т,е. если в послед ней информация стерта, то в нечетную ячейку 1 может быть переписана информация из предшествующей четной ячейки 2, если же в четной ячейке 2 записана информация, то в предшествующей нечетной ячейке 1 информация стираетсяЗаметим, кроме того, что связи между соседними четными 2 (нечетными 1) ячейками обеспечивают их параллельное переключение в противо положные состояния, т,е, если в-й четной 2 и нечетной 1 ячейке происходит стирание информации, то одновременно с этим в ( -2)-й и в (7+2)-й четных 2 .(нечетных 1) ячейках может З 5 происходить запись информации, и, наоборот, если в-й четной 2 (нечетной 1) ячейке происходит запись информации, то одновременно с этим .в (Г)-й и в (т+2)-й четных 2 (не четных 1) ячейках может происходить стирание информации; формула изобретения45Асинхронный регистр сдвига, содержащий 45 ячеек памяти, где и - число разрядов регистра сдвига,з 2, первая из которых состоит из двух элементов И-НЕ, первый вход каждого 50 из которых соединен с выходом другого элемента И-НЕ данной ячейки памяти, а остальные ячейки памяти состоят из трех элементов И-НЕ, первый и второй входы каждого из которых сое- Ы динены соответственно с выходами других элементов И-НЕ данной ячейки памяти, причем третьи входы первого и третьего элементов И-НЕ каждой ячейки памяти, начиная с третьей, соединены соответственно с выходами первого и третьего элементов И-НЕ, преды. -дущей ячейки памяти, а четвертые ипятые входы первого и третьего элементов И-НЕ каждой нечетной ячейкипамяти, кроме предпоследней, -с выходами первого и третьего элементов И-НЕпоследующей ячейки памяти, причемвыходы первого и третьего элементовИ-НЕ последней ячейки памяти являются информационными выходами регистра,о т л и ч а ю щ и й с я тем, что,с целью повышения бвстродействия регистра, третьи входы первого и третьего элементов И-НЕ второй ячейкипамяти являются информационными входами регистра, четвертые входы первого и третьего элементов И-НЕ каждойчетной ячейки памяти, кроме второй,соединены с выходом второго элементаИ-НЕ предпоследней ячейки памяти,четвертые входы первого и второгоэлементов И-НЕ предпоследней ячейкипамяти, являются управляющим входомрегистра, а остальные входы первогои третьего элементов И-НЕ 1 -й ячейки памяти Г 3 с 1 ( (4 п -2 Н соединены соответственно с выходами первых и третьих элементов И-НЕ(1 -2)-й и ( +2)-й ячеек памяти, соответствующие входы первого и третьегоэлементов И-НЕ, первой, второй,(4-1)-й и 4 ь-й ячеек памяти соединены соответственно с выходами третьих элементов И-НЕ третьей, четвертой, (4 п)-й и (4-2)-й ячеек памяти, третий и четвертый входы второгоэлемента И-НЕ каждой четной ячейкипамяти соединены соответственно свыходами первого и третьего элементов И-НЕ предыдущей ячейки памяти,а третий вход второго элемента И-НЕкаждой нечетной ячейки памяти - с.выходом второго элемента И-НЕ последукщей ячейки памяти, а остальныевходы второго элемента И-НЕ 1-йячейки памяти соединены с выходамивторых элементов И-НЕ (1. -2) -й и (+2) -йячеек памяти, соответствующие входывторого элемента И-НЕ первой, второй,(4-1) -й ь 4 п-й ячеек памяти соединенысоответственно с выходами вторых элементов И-НЕ третьей, четвертой(4 п) -йи (4-2) -й ячеек памяти, выход второгоэлемента И-НЕ первой ячейки памяти является управляющим выходом регистра.