Буферное запоминающее устройство

(19) (11) А 1287 4 б гт с - 19/00 ЕНИ 13ЬМЬД Ий 3 А АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тройства. П цель доститво, содерблок опевнения, егистр итываеУ 24 А.С. марский регистр адреса столбца, р адреса строки, регистр сч мой информации, два тригг ния, первый элемент ИЛИ, состояния адресных шин, ф тель импульсов коррекции, счетчик, триггер установк второй элемент ИЛИ, элеме блок выборки адреса, соде шифратор и элементы сравн В устройстве отпадает над в мультиплексировании дан тываемых из разных строк с целью совмещения операци адреса в блоке оперативно с операцией считывания да копителя. 1 э.п. ф-лы, 2 щепгаггопИощрШег в111 щр 1пп.п д Согйопетогу д 1971,каторы рмирова введень и в н ржащии ени бнос ТРО ОИИНА(57) Изобретени лительной техни пользовано в пр производительно тения является ных счи- накопител относится ке и может бытцессорах средти. Целью иэоовышение наде поиск амяти неи анных иэил. е- ости ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБ(56) Ве 11 С.оГа Воггег щСощрпг. Рев Патент США У 3840863,л. 340-172, 5, опублик. 197 ается тем, что в устрои ащее буферный накопител ативной памяти, бпок ср1 124128Изобретение относится к вычисли-.тельной технике и может бьггь использовано в процессорах средней производительности.Целью изобретения является повышение надежности устройства,На фиг. 1 изображена блббуферного запоминающего устройства;,на фиг. 2 - схема блока выборкистроки. 1 ОБуферное запоминающее устройство(фиг, 1) содержит буферный накопитель 1, блок 2 оперативной памяти,блок 3 сравнения, регистр 4 адресастолбца, регистр 5 адреса строки, 15регистр б считываемой информации,индикаторы 7 - 9 состояния адресныхшин, триггеры 10 и 11 обращения,блок 12 выборки строки, Формирователь 13 импульсов коррекции, счетчик 14, триггер 15 установки в ноль,первый 16 и второй 17 элементы ИЛИ,элемент НЕ 18. На фиг. 1 принятыследующие обозначений, "первые информационные входы 19 устройства, вторые25информационные входы 20 устройства,первый 21 и второй 22 управляющиевходы устройства, вход 23 установкиустройства, синхронизирующая шина 24устройства, первый 25 и второй 26управляющие выходы устройства.Блок 12 выборки строки (Фиг.2) содержит элементы сравнения 27 - 29,шиФратор 30.Буферная память работает следующим образом.По адресу столбца, находящемусяв регистре 4 адреса столбца, изиндикаторов состояния адресных шин 7 -9 считываются коды заданного столбца, характеризующие соответственноактивность первой, второй и третьейстроки буферной памяти.Данные коды сравниваются в блоке 12 выборки строки с содержимымсчетчика 14, которое равно коду максимально активной строки (11/12 СС),Унитарный код на выходе элементовсравнения прорвой, второй и третьейстроки кодируется шифратором 30в двухразрядный код адреса строки буФерной памяти, имеющей максимальнуюактивндсть. Данный адрес заноситсяв регистр 5 адреса строки,После этого из блока 2 оперативнойпамяти по адресу столбца и адресустроки считывается адрес строки ойеративной памяти, обращение к которой 7 3в,цанный момент является наиболеевероятным. Одновременно из буферногонакопителя 1 начинает считываться соответствующая информация. После окончания импульса, по которому производилось занесение в регистр 5 адресастроки, пр;:-=-=; - ,; ся модификациясчетчика 14 на "-1", Содержимое счетчика становится: равным 10/2 СС, чтосоответствует активности наиболееактивной строки после максимально активной,Адрес считанный из блока 2 оперативной памяти, сравнивается в блоке 3 сравнения с адресом оперативнойпамяти, который поступает по входу 20устройства. Если сравнение происходит, то на вход триггера 11 обраще-.ния поступает логическая "1" с выходаблока 3 сравнения. По импульсу, поступающему в конце первого тактас входной синхронизирующей шины 24устройства на синхровход триггера 11обращения, он устанавливается в "1",а в триггер 10 обращения к оперативной памятизаносится "0" с выходаэлемента 18 НЕ, так как триггер 15установки в ноль находится в "1". Поэтому же импульсу в регистр 6 считанной информации заносится слово,считанное из буферного накопителя 1,Логическая "1" на первом управляющемвыходе 25 и "О" на втором управляющем выходе 26 устройства сообщаютпроцессору о том, что требуемая инФормация считана избуферного накопителя 1 и обращения к оперативнойпамяти не требуется.В случае, если сравнение не произошло, триггер 10 обращения к оперативной памяти и триггер 11 обращения устанавливаются в "0", чтосообщает процессору о том, что требуемый адрес не найден, но поиск незакончен. Б начале следующего, второго, такта процессора "1" со второго вы" хода счетчик а 14 (так как с де 1 д счетчика 14 не нулевое) заносится в триггер 15 установки в ноль. А в регистр 5 адреса строки заносится адрес строки буферной памяти, активность которой равна 10/2 СС.После этого содержимое счетчика модифицируется на "-1" и становится равным 01/2 СС, одновременно иэ блока оперативной памяти 2 считывается адрес, соответствующий строке буферной3 1241287 памяти, активность которой равна 10/гсс.Если во втором такте сравнения не происходит, то в конце данного такта триггер 10 обращения к оперативной памяти и триггер 11 обращения также, как и в предыдущем такте, уста 11 11на вливаются в 0В третьем такте проверяется адрес блока 2 оперативной памяти , рас пол о О женной в строке , активность которой равна О 1 / 2 СС , а значение счетчика 1 4 после модификации становится равным оо / гсс .И если сравнение не производится , 1 5 то в четвертом такте проверяется последний непроверенный адрес блока 2 оперативной памяти , расположенный в строке буферной памяти, имеющей активность 00 / 2 СС . 20В начале четвертого такта логической "0" со второго выхода счетчика 14 (так как содержимое счетчика 14 равно нулю) заносится в триггер 15 установки в ноль. И если и в данном 25 ,такте сравнение не произойдет, то на всех входах первого 16 и второго 17 элементов ИЛИ будут "0". И таким образом в конце данного такта в триггер 10 обращения к оперативной памя ти заносится "1", а в триггер 11 обращения - "9". Это указывает процессору на то, что требуемой ему информации в буферной памяти нет.В течение всех тактов процессора, в которых производится поиск требуемого адреса, "0" на первом управляющем входе устройства, а "1" на втором управляющем входе 22 устройства разрешают установку триггера 10 обраще ния к оперативной памяти и триггера 11 обращения.В предлагаемой буферной памяти отпадает надобность в мультиплексирова-. нии данных, считываемых из разных 45 строк накопителя буферной памяти с целью совмещения операции поиска адреса в блоке оперативной памяти с операцией считывания данных из накопителя буферной памяти, Сам буфер ный накопитель 1 может быть реализован более компактно на микросхемах памяти на большее число слов. Формула изобретения1. Буферное запоминающее устройство, содержащее буферный накопитель, блок оперативной памяти, блок сравнения, регистр адреса столбца, регистр адреса строки, регистр считываемой информации, два триггера обращения, первый элемент ИЛИ, индикаторысостояния адресных шин, формировательимпульсов коррекции, выходы которогосоединены с информационными входамииндикаторов состояния адресных шин,выходы которых соединены соответственно с первым, вторым и третьим входами формирователя импульсов коррекции, адресные входы индикаторов состояния адресных шин соединены с соответствующими входами блока сперативной памяти и буферного накопителяи выходами регистра адреса столбца,информационный вход которого являетсяпервым информационным входом устройства, управляющий вход регистра адреса столбца является первым управляющим входом устройства, синхровходы регистра адреса столбца, формирователяимпульсов коррекции, первого триггера обращения, второго триггера обращения, регистра адреса строки, регистра считываемой информации являются синхровходом устройства, входы,регистра считываемой информации соединены с выходами буферного накопителя,адресные входы которого соединеныс входами регистра адреса строки иадресными входами блока оперативнойпамяти, выходы которого соединеныс первым входом блока сравнения, второй вход которого является вторыминформационным входом устройства,выход блока сравнения соединенс первым входом первого элемента ИЛИ, выход которого соединенс четвертым входом формирователяимпульсов коррекции и с первым входом второго триггера обращения,выход которого является первым управляющим выходом устройства, а входуправления второго триггера обращения соединен с управляющим входомпервого триггера обращения и является вторым управляющим входом устройства, выход первого триггера обращения является вторым управляющим выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в неговведены счетчик, триггер установкив "0", второй элемент ИЛИ, элемент НЕи блок выборки строки, первый входкоторого соединен с входом регистраадреса строки, второй выход блока124 1287 Фиг. выборки строки соединен с пятымвходом формирователя импульсов коррекции, входы блока выборки строкисоединены с выходами соответствующих индикаторов состояния адресныхшин, а вход проверки блока выборкистроки соединен с шестым входом формирователя импульсов коррекции ис первый выходом счетчика, второй выход которого соединен с входомтриггера установки в "О", синхровходкоторого подключен к синхровходусчетчика и синхронизирующей шине,вход управления счетчика соединенс управляющим входом триггера уста"новки в "О" и является входом установки устройства, выход триггераустановки в "О." соединен .с первым входом второго элемента ИЛИ, второйвход которого соединен с выходомблока сравнения, выход второго эяемента ИЛИ соединен с входом элемента НЕ, выход которого соединен с входом первого триггера обращения.2. Устройство по п, 1, о т л ич а .ю щ е е с я тем, что блок вы О борки строки содержит шифратор и элементьг сравнения, первые входы которых являются адресныин входами блока выборки строки, вторые входы элементов сравнения являются информаци онными входами блока выборки строки,выходы элементов сравнения соединеныс входами шифратора, выходы которогоявляются выходами блока выборкистроки..Парфенова Техред О.Сопко Коррек Пожо Редак 03/46 Тираж 543 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.; д. 4/5