Буферное запоминающее устройство

Номер патента: 1056205

Опубликовано: 23.11.1983

Автор: Полищук

МПК: G06F 17/10

Метки: перебора, сочетаний

...который подключен к второму входу 1 -го элемента И первой группы,. выход которого подключен к первому единичному входу разряда регистра, второй единичный вход которого подключен к выходу )-го элемента И четвертой группы и к второму входу +1)-го элемента И четвертой группы, нулевой вход 1-го раз" ряда регистра (1 Фв) подключен к выходу 1-го элемента И второй группы и к первому входу )-го элемента ИЛИ второй группы, второй вход которого подключен к выходу ) "го. элемента задержки группы, вход которого подключен к выходу +1)"го ( Юе) элемента ИЛИ второй группы, выход в-го элемента И второй группы подключен к первому выходу окончания перебора сочетаний устройства и к нулевому входу в-го разряда регистра, дополнительно содержит...

Номер патента: 1248039

Опубликовано: 30.07.1986

Автор: Акимов

МПК: H03K 5/01

Метки: импульса, установочного, формирователь

...синхронизированной работы первого и второготриггеров 5 и б. Для случая, представленного на фиг. 28, к этому временина С-входах первого и второго триггеров 5 и 6 присутствует уровень логического нуля, на Р-входе первого124803Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной технике.Цель изобретения - повышение стабильности длительности установочного импульса.На фиг. 1 приведена электрическая функциональная Схема устройства; на фиг. 2 - временные диаграммы, поясня О ющие его работу.Формирователь установочного им. пульса содержит элемент И-НЕ 1, конденсатор 2, два резистора 3 и 4, два триггера 5 и 6, каждый из которых 15 Р-типа, Р-вход первого из которых соединен с его инверсным...

Номер патента: 773660

Опубликовано: 23.10.1980

Авторы: Варламов, Дубинин, Подкопаев, Прозоров, Романов, Солдатин

МПК: G07C 9/00

Метки: входа, выхода, регистрации

...блоком 9 контроля на нечет и контрольную сумму, который в свою очередь соединен с блоком 10 памяти емкостью 4 кбайта. Блок 10 памяти соединен с блоком 11 согласования с вычислительной машиной, через который осуществляется передача массива информации на внешнее устройство выводов вычислительной машины. Блок 8 селекции, блок 9 контроля, блок 10 памяти и блок 1 1 согласования с вычислительной машиной подключен к блоку 12 управления, предназначенному для управления всеми операциями передачи информации и выполненному в виде управляемого коммутатора.Между блоками 12 управления и блоком 8 селекции включен блок 13 регистрации времени, предназначенный для подачи кода текущего времени и включения и выключения всего устройства по заранее заданной...

Номер патента: 1718184

Опубликовано: 07.03.1992

Авторы: Ерошенко, Шахназаров

МПК: G05B 19/18

Метки: входов, контроллера, опроса, программируемого

...соединен с выходом первого блока памяти данных, второй блок памяти данных, адресные входы которого соединены с соответствующими входами первого блока памяти данных и соответствующими адресными входами мультиплексора и подключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент, информационный вход которого соединен с выходом второго блока памяти данных, первый выход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных, второй выход синхронизации соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных, содержит элемент...

Номер патента: 362428

Опубликовано: 01.01.1973

Авторы: Пресн, Сульменев, Трошанов

МПК: H03K 3/286

Метки: входом, счетным, триггерное

...новому состоянию основного триггера. Далее процесс повторяется. Таким образом, состояния основого и вспомогательного триггеров представляют собой результат суммирования по тод 2 соответственно нулевых и единичных сигналов входной последовательности счетного триггераа.Обнаружение отказов устройства производится с помощью узла обнаружения ошибки, содержащего элементы 7 - 9, каждый из которых реализует операцию сложения по тод 2 в соответствии с выражениемР=Х У+Х У,где Х и У - сигналы на входах узла.Контрольная последовательность и последовательность с прямого выхода основного триггера поступает на входы элемента 7. Результат суммирования их по тод 2 поступает на вход элемента 8, второй вход которого соединен с инверсным выходом...