Устройство для сдвига информации

Союз СоветскихСоциалистическихреспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11005034(22) Заявлено 11.12,79 (21) 2850794/18-24 1 И) М. Кл.з с присоединением заявки Нов(23 Прио итет 6 06 Г 7/38С 11 С 19/00 Государственный комитет СССР но делам изобретений н открытийДата опубликования описания 150383с(54) УСТРОЙСТВО ДЛЯ СДВИГА ИНФОРМАЦ аловдамыИзобретение относится к цифровой вычислительной технике и может быть использовано как составная часть арифметико-логического устройства или как регистр сдвига в дискретных устройствах автоматики..Известно устройство последова-, тельного сдвига информации, выполненное на потенциальных логических Элементах и содержащее по три триггера в каждом разряде 11. Недостаток устройства - Неэконо,.мичное использование оборудования.Известно устройство для сдвига, содержащее основной и вспомогательный и-раэрядные регистры памяти, триггер управления, шины синхронизации управления записьюви сдвигом, причем выходи разрядов вспомогательного регистра подключены к информационным входам одноименных разрядов.основного регистра памяти, выход 1-го (1 1,. ,и) разряда основного регистра памяти подключен к информационному входу ( +2)-го разряда вспомогательного регистра памяти, синхронизируищие входы всех разрядов основного регистра памяти и счетный вход триггера управления подключены к шине управления записью в основном регистре памяти 21.Наиболее близким к предлагаемомуявляется устройство для сдвига, со" держащее основной и вспомогательный.п-разрядные регистры памяти, триггер управления, шины синхронизации и управления записью и сдвигом, причем выходы разрядов вспомогательного .регистра памяти подключены к информационным входам одноименных разрядов основного регистра памяти, синхронизирующие входы всех разрядов основного регистра памяти и счетный вход триггера управления подключены к шине управления записью .в основной регистр памяти, при этом устройство содержит блок последовательной:записи числа, состоящий из двух элементов И, логический блок последовательной выдачи числа, состоящий из двух элементов И, выходы которых подключены к входам элемента ИЛИ,и коммутатор сигналов записи и сдвига, сос тоящий иэ трех элементов И и двухэлементов ИЛИ, причем пЕрвые входы элементов ИЛИ в коммутаторе сиги записи и сдвига подключены к выхо соответственно первого и второго 30 элементов И, а вторые входы - к входу третьего элемента И, шина синхронизации сигналов записи и сдвигаподключена к первым входам элементов И коммутатора сигналов записи исдвига, шина управления сдвигом наодин разряд - к вторым входам первого и второго элементов И коммутатора сигналов записи и сдвига и к первым входам элементов И в логическомблоке последовательной записи числа,шина управления сдвигом на два разряда подключена к второму входутретьего элемента И в коммутаторесигналов записи и сдвига, нулевойвыход триггера управления подключенк третьему входу второго элемента И 35в коммутаторе сигналов записи и сдвига, к второму входу первого элемента И в логическом блоке последовательной записи числа и к первомувходу первого элемента И в логичес Оком блоке последовательной выдачичисла,.единичный выход триггерауправления подключен к третьему входу первого элемента И в коммутаторесигналов записи и сдвига, второму 25входу второго элемента И в логическом блоке последовательной записичисла и к первому входу второго элемента И в логическом блоке последовательной выдачи числа, третьи входы ЗОэлементов И в логическом блоке последовательной записи числа подключены кинформационному входу устройства,выход первого элемента И - к информа.ционному входу второго, а выход второго элемента И - к информационномувходу первого разряда вспомогательногорегистра паМяти, выходы первого ивторого элементов ИЛИ в коммутаторесигналов записи и сдвига подключены ксинхронизируюцим входам соответствен- фОно нечетных и четных разрядов вспомогательного регистра памяти, выходычетного и нечетного разрядов с наибольшими номерами в основном регистрепамяти подключены к вторым входам со ответственно первого и второго элементов И в логическом блоке последовательной выдачи числа, выход элемента ИЛИ в блоке последовательнойвыдачи числа подключен к информационному выходу устройства 3 .Недостатком этих устройств являются их ограниченные функциональныевозможности, связанные с невозможностью выполнения операций логического сложения и логического умножения ипараллельной записи информации.Цель изобретения - расширение функциональных возможностей устройствапутем параллельной записи информации 60и реализации логического сложения иумножения,Поставленная цель достигается тем,что устройство для сдвига информации,содержашев регистр, узел управления, 651 входные элементы И и выходные элементы И, ИЛИ, причем каждый разряд регистра содержит два триггера, элементы И и НЕ, причем вход и выход элемента НЕ каждого разряда регистрасоединены с первыми вхОдами соответственно первого и второго элементов Иэтого же разряда регистра, выходы которых соединены с входами первоготриггера этого же разряда регистра,выходы которого соединены с первымивходами соответственно третьего ичетвертого элементов И этого же разряда регистра, выходы которых соединены соответственно с входами второго триггера этого же разряда регистра, прямые выходы вторых триггеровпредпоследнего и последнего разрядоврегистра соединены с первыми входамисоответственно первого и второго выходных элементов И, выходы которыхподключены к входам выходного элементаИЛИ, выход которого соединен с информационным выходом устройства, первые входыпервого и второго входных элементов Исоединены с последовательным информационным входом устройства, узелуправления содержит триггер, триэлемента И и два элемента ИЛИ, причем нулевой вход триггера узла управления соединен с первым входомустановки в "0" устройства, а счетный вход - с входом синхронизацииустройства, прямой и инверсный выходы триггера узла управления соединены с вторыми входами соответственно первого и второго выходных элементов И, прямой и инверсный выходытриггера узла управления соединены свторыми входами соответственно первого и второго входных элементов И,третьи входы которых соединены с первыми входами первого и второго элементов И узла управления и входом управления сдвигом на один разряд устройства, вторые входы первого и второго элементов И узла управления соединены соответственно с прямым и инверсным выходами триггера узла управления, третьи входы первого и второго элементов И узла управления соединены с тактовым входом устройства ипервым входом третьего элемента Иузла управления, выход которого соединен с первыми входами первого ивторого элементов ИЛИ узла управления,вторые входы которых соединены с выходами соответственно первого и второго элементов И узла управления,выходы первого и второго элементов ИЛИузла управления соединены с вторымивходами вторых элементов И соответственно нечетных и четных разрядов регистра, вторые входы третьих и четвертых элементов И разрядов регистрасоединены со счетным входом триггера узла управления, дополнительно содержит р элементов И первой группы,(и) элементов 1 второй группы, и элементов ИЛИ группы, а также в узел управления дополнительно введены два элемента И и пять элементов ИЛИ, при- чем первый вход 1-го элемента И первой группы (1=1и, где и - разрядность 5 регистра) соединен .с входом соответствующего разряда параллельного ин-. формационного ввода, первый вход 1-го элемента И второй группы1 и) соединен с прямым выходом второго О триггера )-го разряда регистра, выход каждого элемента И первой группы соединен с первым входом соответствующего элемента ИЛИ группы, вторые входы первого и второго элементов ИЛИ 15 группы соединены с выходами первого и второго входных элемейтов И, второй вход К-го элемента ИЛИ группы (К =3, ,и) соединен с выходом (К)-го элемента И второй группы, выходы 2 р элементов ИЛИ группы соединены с входами элементов НЕ соответствующих разрядов регистра, первые входы четвертого и пятого элементов И узла управления соединены с первым входом 25 третьего элемента И узла управления, второй вход которого соединен со входом команды логического умножения устройства и первым входом третьего элемента ИЛИ узла управления второй вход пятого элемента И узла управления соединен с входом команды логического сложения и вторым входом четвертого элемента И узла управления, выход которого соединен с первыми входами четвертого и пятого элемен- З 5 тов ИЛИ узла управления, вторые входы которых соединены с выходами соответственно первого и второго элементов И узла управления, третьи входы первого, второго, четвертого 40 и пятого элементов ИЛИ узла управления соединены с выходом третьего .элемента И узла управления, второй вход которого соединен с выходом шестого элемента ИЛИ узла управления, первый 4 вход которого соединен с вторым входом установки в фОф устройства, второй вход шестого элемента ИЛИ узла управления соединен с входом управления сдвигом на два разряда и у первым входом седьмого элемента ИЛИ узла управления, выход которого соединен с вторыми входами элементов И ;второй группы, третий вход шестогоэлемента ИЛИ узла управления соединен с входом команды параллельной записи устройства и третьим входом третьего элемента ИЛИ узла управления, выход которого соединен с вторыми входами элементов И первой группы, выходы четвертого и пятого элементов ИЛИ узла управления соединены с вторыми входами первых элементов И соответственно нечетных и четных разрядов регистра второй вход седьмого элемента. ИЛИ узла управления соединен 1 65 с входом управления сдвигом на одинразряд устройства.На чертеже представлена схемаустройства.Устройство содержит регистр 1,узел 2 управления, входные элементы И 3 и 4,:выходные элементы И 5и 6, ИЛП 7, элементы И 8 первой группы, элементы И 9 второй группы,элементы ИЛИ 10 группы.Каждый разряд регистра 1 содержит триггеры 11 и 12, элементы И 1316, элемент НЕ 17,Узел 2 управления содержит триггер 18, элементы И 19-23, ИЛИ 24-30Выход элемента 7 соединен с информационным выходом 31 устройства. Последовательный информационный вход32 устройства соединен с входами элементов И 3 и 4. Первый вход 33 установки в фО" устройства соединен снулевым входом триггера 18, счетныйвход которого соединен с входом 34синхронизации устройства, Параллельный информационный вход 35 соединенпоразрядно с входами элементов И 9,Вход 36 команды логического умножения соединен с входами элементов И 23и ИЛИ 30, Вход 37 команды логическогосложения соединен с входами элементов И 22 и ИЛИ 30. Второй вход 38установки в фОф устройства соединенс.входом элемента ИЛИ 28. Вход 39управления сдвигом на два разрядасоединен с входом элемента ИЛИ 28 ивходом элемента ИЛИ 29, Вход 40 команды параллельной записи соединен4: входом элемента ИЛИ 28 и входомэлемента ИЛИ 30. Вход 41 управлениясдвигом на один разряд устройствасоединен с входами элементов И 19и 20, входом элемента ИЛИ 29 и входами элементов И 3 и 4. Тактовый вход42 соединен с входами элементов И 1923. Выходы элементов ИЛИ 25, 27, 26и 24 соединены с шинами 43, 44, 45 и46 записи и сдвига инФормации длянечетных и четных разрядов регистра1 соответственно.Устройство при выполнении различных операций работает следующим образом.Нривыполнении операции сдвига на два разряда на вход 39 подается сигнал разрешения сдвига на два разряда. Командный импульс подается на тактовый вход 42 и проходит через элементы И 21, ИЛИ 24-27, осуществляя сдвиг на два разряда одновременно четных и нечетных разрядов, поскольку элементы И 8 получают потенциальное разрешение от входа 39 через элемент ИЛИ 29. В младшие разряды регистра 1 при этом записываются нули. Вторым тактовым импульсом, поданным на вход34, сдвинутая информация перепи1005034 сывается из триггеров 11 в триггеры 12,При выполнении сдвига на одинразряд для последовательной записи врегистр 1 подается разрешающий сигналсдвига на один разряд на вход 41, 5Триггер 18 устанавливается в исходное нулевое состояние подачей сигнала на вход 33, Операнд подается наинформационный вход 32.Учитывая исходное состояние триггера 18, первоначально вырабатывается сигнал записи и сдвига для нечетных (четных) разрядов, т.е. в третий разряд записывается старший разряд операнда, при этом тактовый импульс с входа 42 проходит через элементы И 20, ИЛИ 25 и 27. По второмувременному такту, поступающему навход 34, происходит перепись информации из триггеров И в триггеры 12, атриггер 18 переключается по счетномувходу в единичное состояние, В следующий цикл обработки информации вы-,рабатываются сигналы записи и сдвига для четных разрядов, т,е. второй 25старший разряд операнда записываетсяв четвертый разряд устройства, приэтом тактовый импульс с входа 42 проходит через элементы И 19 и ИЛИ 24и 26,30В третьем цикле происходит сдвигнечетных разрядов влево на два разряда (в нашем примере третий разрядпереписывается в первый) и одновременно записывается очередной разрядоперанда в третий разряд регистра 1.В четвертом цикле происходит этом шины 43, 44 и 45, 46 меняютсвое название на противоположное.Для параллельной записи информации в регистр 1 подается разрешающийсигнал на вход 40, который через элементы ИЛИ 28 и 30 поступает соответственно на элементы И 21 и 9. Записываемое число через вход 35 поразряднопоступает на вторые входы элементовИ 9. Командный импульс, поданный навход 42, проходит через элементы И 21,ИЛИ 24-27 и поступает на один из входов соответствующего элемента И 13и 14, осуцествляя парафазную записьинформации.Для выполнения операции логического сложения подается разрешающийсигнал на вход 37. Тактовый импульс,поданный на вход 42, проходит черезэлементы И 22, ИЛИ 26 и 27 и поступает по шинам 43 и 45 только на единичный вход триггеров 11, т.е. наэлементы И 13, осуществляя записьтолько единиц в соответствующие разряды. Разрешение для параллельногопоступления входной информации черезэлементы И 9 формируется сигналомс входа 37 через элемент ИЛИ 30.Предположим, что в регистре 1 находится число Х 1:1101, а по информационному входу 35 поступает число Х 2=0110.От тактового импульса срабатывают элементы И 13 во втором и третьем разрядах, а в первом и четвертом разрядах разрешение имеют элементы И 14, однако импульс записи наэти элементы не поступает и эти разряды регистра 1 не переключаются, т.е. сохраняют свое исходное состояние. Таким образом, выполняется операция ХЗ=Х 1 чХ 2=110/90110=1111.При выполнении операции логического умножения необходимо обеспечить запись только нулей в соответствующие разряды регистра 1. Например, если Х 1=1101, а Х 2=0110, ХЗ=Х 1 ЛХ 2=1101 Л /0110=0100.Следовательно, в первый и четвертый разряды необходимо записать ноль, а второй и четвертый разряды оставить Ьез изменения. Для выполнения этой операции подается резрашеющий сигнал на вход 36. Тактовый импульс от входа 42 проходит через элементы И 23, ИЛИ 24 и 25 и поступает по шинам 44 и 46 на элементы И 14, осуществляя запись только нулей в соответствуюцие разряды регистра 1В нашем примере ноль записывается в первый и четвертый разряды. Разрешение для элементов И 9 формируется сигналом с входа 36 через элемент ИЛИ 30. 60 сдвиг четных разрядов (т,е. четвертый разряд. переписывается во второй) иодновременно записывается четвертыйразряд операнда в четвертый разрядрегистра 1,Сдвиг и запись информации происходят через элементы И 8 и ИЛИ 10,которые получают соответствующее потенциальное разрешение от триггера18 и от входа 41 непосредственноили через элемент ИЛИ 29,Из рассмотренного примера видно,что за и двухтактных циклов операндзаписывается в и-разрядный регистр,Для последовательной выдачи числа триггер 18 устанавливается в исходное нулевое состояние, что обеспечиваетвыдачу числа, начиная со старших раэрядов. Во втором цикле к выходу 31 подключается второй старший разряд регистра 1, Таким образом, на информационном выходе 31 устройства формируется последовательный код числа. Если устройство содержит нечетное количество разрядов, входы элементов И 19 и 20 следует подключить соответственно к нулевому и единичному выходам триггера 18. Это обеспечиваетработоспособность устройства, при 5 Для установки регистра 1 в "0" подаются сигналы на входы 42 и 38. Возможны и другие варианты выполнения этой операции, например вход 38можно подключить к элементам ИЛИ 24 и 27. В любом случае в триггерах регистра 1 не требуется отдельного входа установки в фО", что позволяет сэкономить, как минимум, один элемент НЕ на каждый разряд регистра. 5Схемные соединения н устройстве позволяют расиирить его функциональные возможности за счет дополнительных операций параллельной записи,ло гического сложения, логического умножения и установки в "0".Формула изобретения15устройство для сдвига информации, содержащее регистр, узел управления, входные элементы И и выходные элементы И, ИЛИ, причем каждый разряд регистра содержит два триггера, элементы И и НЕ, причем вход и выход элемента НЕ каждого разряда регистра соединены с первыми входами соответственно первого и второго элементов И этого же разряда регистра, выходы которых соединены с входами первого триггера этого же разряда регистра, выходы которого соединены с первыми входами соответственно третьего и четвертого элементов И этого же разряда регистра, выходы которых соединены соответственно с входами второго триггера этого же разряда регистра, пряьаяе выходы вторых триггеров предпоследнего и последнего раз рядов регистра соединены с первыми входами соответственно первого и второго выходных элементов И, выходы которых подключены к входам выходного элемента ИЛИ, выход которого сое динен с информационным выходом устройства, первые входы первого и второго входных элементов И соединены с последовательным информационным входом устройства, узел управления со держит триггер, три элемента И и два элемента ИЛИ, причем нулевой вход триггера узла управления соединен с первым входом установки в "0" устройства, а счетный вход - с входом син О хронизации устройства, прямой и инверсный выходы триггера узла. управления соединены с вторыми входами соответственно первого и второго выходных элементов И, прямой и инверсный выходы триггера узла управления сое динены с вторыми входами соответственно первого и второго входных элементов И, третьи входы которых соединены с первыми входами первого и второго элементов И узла управления 60 и входом управления сдвигом на один разряд устройства, вторые входы первого и второго элементов И узла управления соединенысоответственно с прямым и инверсным выходами тригге ра узла управления, третьи входыпервого и второго элементов И узлауправления соединены с тактовым входом,устройства и первым входом третьего элемента И узла управления; выход которого соединен с первыми входами первого и второго элементов ИЛИузла управления, вторые входы которыхсоединены с выходами соответственно первого и второго элементов Иузла управления, выходы первого ивторого элементов ИЛИ узла управления соединены с вторыми входамивторых элементов И соответственно нечетных и четных разрядов регистра,вторые входы третьих и четвертых элементов И разрядов регистра соедйненысо счетным входом триггера узла управления, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных возможностей устройства пу-тем параллельной записи информациии реализации логического сложения иумножения, устройство дополнительносодержит и элементов И первой группы,(и) элементов И второй группы, иэлементов ИЛИ группы, а также в узелуправления дополнительно. введены дваэлемента И и пять элементов ИЛИ, причем первый вход 1 -го элемента Й первой группы И =1, , ь, где и -разрядность регистра ) соединен с вхо-дом соответствующего разряда параллельного информационного ввода, первый вход 1-го элемента И второй.группы 1 =Ъ, , и) соединен с прямым выходом второго триггера -горазряда регистра, выход каждого эле-,мента И первой группы соединен с первым входом соответствующего элемента ИЛИ группы, вторые входы первогои второго элементов ИЛИ группысоединены с выходами первого и второговходных элементов И, второй вход-го элемента ИЛИ группы К =3.и)соединен с выходом К -2)-го элемента И второй группы, выходы элементов ИЛИ группы соединены с входамиэлементов НЕ соответствующих разрядов регистра, первые входы четвертого и пятого элементов И узла управления соединены с первым входом третьего элемента И узла управления,второй вход пятого элемента И узлауправления соединен с входом команды логического умножения устройстваи первым входом третьего элемента ИЛИ узла управления, второй входкоторого соединен с входом командылогического сложения и вторым входом четвертого элемента И узла управления, выход которого соединен спервыми входами четвертого и пятогоэлементов ИЛИ узла управления, вторые входы которых соединены с выходами соответственно первого и второГо элементов И узла управления, третьи входы первого, второго, четверто 1005034го и пятого элементов ИЛИ узла управления соединены с выходом третьего элемента И узла управления, второйвход которого соединен с выходом шестого.,элемента ИЛИ узла управления,первый вход которого соединен с вторым входом установки в "0" устройства, второй вход шестого элемента ИЛИузла управления соединен с входомуправления сдвигом на два разряда ипервым входом седьмого элемента ИЛИ 10узла управления, выход которого соединен с вторыми входами элементов,Ивторой группы, третий вход шестогоэлемента ИЛИ узла управления соеди+нен с входом команды параллельной за писи устройства и третьим входом третьего элемента ИЛИ узла управления,выход которого соединен с вторыми входами элементов И первой группы, выходы четвертого и пятого элементов ИЛИ узла управления соединены с вторыми входами первых элементов И соответственно нечетных и четных разрядов регистра второй вход седьмого элемента ИЛИ узла управления соединен с входом управления сдвигом на один разряд устройства.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 396719, кл. О 11 С,19/00, 1971.2. Авторское свидетельство СССР9 337825, кл. 6 11 С 19/00, 1971,3. Авторское свидетельство СССРР 723570, кл. С 06 Г 7/52, 1975 (прототип)./63 Тираж 704ВНИИПИ Государственного кпо делам иэобретений и113035, Москва, К, Ра каэ 18 одпи сно илиал ППП "Патент", г,ужгород, ул.Проектная, 4Редактор Л.Алексеенко Техред Л.Пек омитета СССРоткрытийушская наб., д