Устройство для приема импульсов

1083232 А СООЗ СОВЕтсНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК бц б 11 С 19/О ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ мент ИЛИ, причем прямой выход каж триггеров соединен с его К-входом и ется выходом устройства, Р- и 5-вхо динены соответственно с шиной гот н с шиной сброса, инверсные выходы ров соединены с входами элемента выход которого соединен с шиной го ти, а динамические С-входы триггеро ются входами устройства, отличающее что, с целью повышения быстродейст ройства, входь 1 элемента ИЛИ соеди входами устройства. СССР ся тем,вия устЯ ПРИЕМА иггеры и эле иены ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) (57) УСТРОЙСТВО ДЛИМПУЛЬСОВ, содержашее т дого изявля ды соеов ности триггеИЛИ, товносв являнены по ИЛИ с помощью элемента И - НЕ, выход которого соединен с шиной готовности и с Р-входами всех триггеров, 5-входы которых соединены с шиной сброса. Перед началом работы на 3-входы всех триггеров через шину сброса подается импульс, устанавливающий на прямых выходах всех триггеров логические 1, При этом на выходе элемента И - НЕ, входы которого подключены к инверсным выходам триггеров, устанавливается логический 0, поступающий на Р-входы всех триггеров.При поступлении входного импульса на динамический С-вход одного из триггеров на его выходе устанавливается логический 0, поскольку Р-триггер запоминает состояние, большее на его Р-входе непосредственно перед поступлением импульса на динамический С-вход. Сигнал с выхода триггера, поступает на его К-вход и фиксирует триггер в состоянии 0. После переключения триггера изменяется сигнал на одном из входов элемента И-НЕ и через время, определяемое быстродействием этого эле 40 45 50 55 1Изобретение относитсяк импульснойтехнике и может быть использовано в преобразователях номера датчика в цифровойкод для приема импульсов, поступающих впроизвольные моменты времени,В этом случае необходимо обеспечитьвысокое быстродействие и равноценностьвсех входов устройства.Известно устройство, содержащее триггеры, прямые входы которых соединены с выходами устройства, Инверсные выходы триг геров соединены с входами элемента И - НЕ,выход которого через инвертор соединен с управляющими входами ключей. Входы устройства соединены с входами ключей, выходыкоторых соединены с К.-входами триггеров,5-входы которых объединены между собой 15и соединены с шиной сброса,Входной импульс, поступивший на одинили несколько входов устройства, устанавливает соответствующие триггеры в единичное состояние. При этом входные ключи закрываются и блокируют устроиство, а инд 20формация с выходов триггеров поступает наего выходы, После считывания информациивнешним устройством на шину сброса подается импульс, устанавливающий триггеры иустройство в целом в исходное состояние 11.Недостатком известного устройства является низкое быстродействие, определяемоесуммарным временем переключения входящих в него элементов и составляющееГ,где 7 - среднее время переключения логического элемента. 30Наиболее близким по технической сущности к предлагаемому является устройство, содержащее триггеры, динамические С-входыкоторых соединены с входами устройства.Прямой выход каждого из триггеров соединен с К-входом того же триггера и с выходом устройства. Выходы триггеров объедимента, на Р-входы всех триггеров подается сигнал логической 1, блокирующий их. Если в пределах временного разрешения,т,е. до установления логической 1 на Р-входах, на динамический С-вход другого триггера поступит входной импульс, то он будет также зарегистрирован. После считывания информации с выходов триггеров во внешнее устройство на шину сброса подается импульс, устанавливающий триггеры и устройство в целом в исходное состояние 2,Недостатком известного устройства является низкое, быстродействие (разрешающая способность), определяемое суммарным временем переключения триггера и элемента И - НЕ, выполняющего функцию элемента ИЛИ для инверсных входных сигналов.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройстве для приема импульсов, содержащем триггеры и элемент ИЛИ, причем прямой выход каждого из триггеров соединен с его К-входом и является выходом устройства, Р- и 5-входы соединены соответственно с шиной готовности и с шиной сброса, инверсные выходы триггеров соединены с входами элемента ИЛИ, выход которого соединен сшиной готовности, а динамические С-входы триггеров являются входами устройства, входы элемента ИЛИ соединены с входами устройства.На чертеже приведена структурная схема предлагаемого устройства.Устройство содержит и триггеров 1, динамический С-вход 2 каждого из которых соединен с соответствующим входом 3 устройства и с одним из входов элемента ИЛИ 4. Прямой выход 5 каждого из триггеров 1 соединен с К-входом 6 того же триггера и с соответствующим выходом 7 устройства, Инверсный выход 8 каждого из триггеров 1 соединен с другими входами элемента ИЛИ 4, выход, которого соединен с шиной 9 готовности и с Р-входами 10 триггеров 1, 5-входы 11 которых соединены с шиной 12 сброса.Устройство работает следующим образом.Импульс из внешнего устройства через шину 12 сброса поступает на 5-входы 11 триггеров 1. При этом на инверсных выходах 8 триггеров 1 устанавливается логический 0, поступающий на входы элемента ИЛИ 4, а на прямом выходе 5 каждого изтриггеров 1 устанавливается логическая 1, поступающая на К-вход 6 того же триггера и на соответствующий выход 7 устройства. При отсутствии входных импульсов, на выходе элемента ИЛИ 4 устанавливается уровень логического О, поступающий на шину 9 готовности и на Р-входы 1 О триггеров 1.Входной импульс, поступивший на один из входов 3, например на вход 3, поступает на динамический С-вход 2 и на один1083232Составитель А. ДерюгинТехред И. Верес Корректор И.Муска Тираж 575 Подписное Редактор Е. КривинаЗаказ 1761/45 ВНИИПИ Государственного комитета СССР,по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 43из входов элемента ИЛИ 4, на выходе которого через время, необходимое для его переключения, устанавливается логическая 1, поступающая на Р-входы 1 О всех триггеров 1 и блокирующая их. Однако на прямом выходе 55 триггера 11, поскольку Р-триггер запоминает состояние, бывшее на его Р-входе непосредственно перед приходом импульса на его динамический С-вход, устанавливается логический 0, поступающий на выход 7 устройства и на Я-вход 6 того же 10 триггера 1. На инверсном выходе 8 триггера 1 устанавливается логическая 1, поступающая на вход элемента ИЛИ 4 и подтверждающая логическую 1 на его выходе, которая, в свою очередь, поступает на шину 9 готовности.Входной импульс, поступивший на другой вход устройства, например; на вход 3, поступает на динамический С-вход 21 триггера 1 и, поскольку на Р-входе 10 н присутствует логическая 1, подтверждает его 20 состояние.Входной импульс, поступивший повторно на вход 3 устройства,.не изменяет состояния триггера 1, так как, хотя на Р-входе 10 присутствует логическая 1, на К-входе 6 того же триггера присутствует логический 0, поддерживающий его в нулевом состоянии.После считывания информации с выходов 7 внешним устройством последнее через шину 12 сброса подает импульс на 5-входы 11 всех триггеров 1 и устанавливает устройство в исходное состояние.Использование в предлагаемом устройстве новых связей выгодно отличает его отпрототипа, так как позволяет за счет ускорения блокировки входов существенно повысить его быстродействие (разрешающую способность).Например, 12-входовое устройствотриггеры которого выполнены на микросхемах К 500 ТМ 131 М, для которых максимальное время переключения от синхроимпульса 4,5 нс, максимальное значение минимальной задержки изменения сигнала на Р-входе от синхроимпульса 1,5 нс, а элемент ИЛИ выполнен в виде двухъярусной сборки, в первом ярусе которой содержится 5 микросхем К 500 ЛМ 109 М, время переключения которых лежит в пределах 1 - 2,9 нс, а во втором ярусе - одна микросхема К 500 ЛМ 109 имеет быстродействие 5,8 нс, тогда как быстродействие известного устройства, выбранного за прототип и выполненного на тех же элементах, составит 10,3 нс. Использование предлагаемого устройства в составе многоканальнОго преобразователя номера датчика в цифровой код позволяет существенно повысить его временное разрешение и тем самым уменьшает величину корреляционных искажений преобразований.