Запоминающее устройство

Союз СоветскинСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ743035Опубликовано 25.06,80, Бюллетень23 Дата опубликования описания 28,06.80(54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО 1Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, в устройствах ввода-вывода, в устройствах управления и в устройствах обработки информации.Известны запоминающие устройства, построенные на интегральных микросхемах ОЗУ с использованием биполярных и МОП-транзисторов И .Известно запоминающее устройство, каждое число в котором образовано набором И,:змикросхем ОЗУ, параллельно объединенных по адресным шинам и по шинам управления, и содержащие накопи 15 тель, первые выходы которого соединены с одними из входов коммутаторов дешифратор, входы которого соединены с вторыми выходами накопителя, в выходы дешифратора свяэавы с другими входами коммутаторов, Щ .Наиболее близким техническим решением к данному является устройство, содержащее микросхему ОЗУ (где й. -2-разрядность слов, выбираемых из запоминающего устройства, причем, предполагается, что в каждой микросхеме ОЗУ .хранятся только одноразрядные слова), при этом каждая микросхема ОЗУ состоит из матрицы элементов памяти, адресные шины которой подключены к адресным шинам микросхемы ОЗУ через дешифратор адреса информационные шины устройства соединены через один элемент И с выходными информационными шинами, а через другой элемент И с выходными информационными шинами микросхемы ОЗУ, управляющие входы элементов И соединены через блок управления с упра вляющи ми ши нами микросхемы ОЗУ. Входы дешифраторов адреса всех микросхем ОЗУ подключены парвллельнок выходам регистра адреса, входы которого подключены к адресным входам запоминающего устройства. Входы блоков управления всех микросхем ОЗУ связаны с управляющими входами запоминающего устройства, Информапионные30 35 20 25 30 35 ю 45 50 55 входы запоминающего устройства подкпючены ко входам элементов И соответствующих микросхем ОЗУ, а информационные выходы запоминающего устройства связаны со входами элементов И соответствующих микросхем ОЗУ Г 33,Недостатком этого устройства является то что в многопрограммньех ЦВМ универсального типа и в ОЗУ одновременно размешаетсянесколько рабочих прогреми которые выполняются в принятойпоследовательности. В этом случае ошибка при формировании адреса приводит ксчитыванию или записи и информацин вОЗУ по этому ошибочному адресу, который может принадлежать даже другой,не выполняемой, программе, что приводит к искажению предлагаемой информации и к снижению надежности работы запоми нающего устройствафЦель изобретения - повышение надежности работы запоминающего устройства.Поставленная цель достигается тем,что в запоминающее устройство, содержашее регистр адреса, подклоченныйчерез дешифраторы к матричным накопителям, выходы которых подключены через элементы И к информационным входам и выходам устройства, и блоки управ. , лепия, введены дополнительный элемент : И, коммутатор, элементы ИЛИ и дополнительный дешифратор, входы которогосоединены с выходами регистра адреса,а выходы через соответствующие элементы ИЛИ - с входами коммутатора,выход которого подключен к одному извходов дополнительного элемента И, другой вход дополнительного элемента Иподключен к шине запси а выход - ксоответствующим входам блоков управления.На чертеже представлена блок-схема устройства.Устройство содержит микросхемы1 ОЗУ (где П - .разрядность слов, выбираемых из запоминаюшего устройства,причем предполагается, что в каждоймикросхеме ОЗУ хранятся только одноразрядные слова), каждая микросхема 1ОЗУ состоит из матричного накопителя2, адресные шины которого подключенык адресным шинам микросхемы 1 ОЗУчерез дешифратор Э адреса, информационные шины устройства 2 соединены через элемент 4 И с входными информФционными шинами, а через элемент 5 Ис выходными информационными шинамимикросхемы 1 ОЗУ управляющие входы 8 4элементов 4 и 5 И соединены через блок 6 управления с управляющими шинами микросхемы 1 ОЗУ. Входы дешифраторов 3 адреса всех микросхем 1 03 подключены параллельно к.выходам регистра 7 адреса, входы которого подключены к адресным входам 8 запоминающего устройства. Входы блоков 6 управления всех микросхем 1 ОЗУ соединены с управляюшим входом 9. Информационные входы 10 запоминающего устройства подключены ко входам элементов 4 И соответствующих микросхем 1 ОЗУ, а информационные выходы 11 запоминаюшего устройства соединены со входами лементов 5 И соответствуюших микросхем 1 ОЗУ. Селектор 12 адресов состоит из дешифратора 13, выходы которого соединены через К-многовходовых элементов 14 ИЛИ с соответствующими входами коммутатора 15 (где К - количество используемых программ в ОЗУ). При этом управляющие входы 16 коммутатора 15 соединены с внешним устройством управления, а выход коммутатора 15 подключен ко входу элемента 17 И, другой вход 18 которой также соединен с внешним устройством управления, а выход элемента 17 И подключен ко входу 9, Входы дешифратора 13 подключены к выходам регистра 7 адреса.Устройство работает следуюшим образом. Перед началом работы на один из входов 16 подается, напряжение из внешнего устройства управления, При этом к выходу селектора 12 адресов подключается только один из многовходовых элементов 14 ИЛИ, обеспечивающий выборку адресов только для заданной программы ч обеснечивающий блокировку выборки адресов из других, не заданных, программ, записанных в матрицы элементов 2 памяти микросхем 1 ОЗУ, Далее, при поступлении сигналов записи ыа входы 18 запоминаюшего устройства и приема кода адреса со входов 8 в регистр 7 адреса осушествляется запись информации, поступающей со входов 10, по одному и тому .же разрешенному адресу во все П. =микросхем 1 ОЗУ, причем каждый вход 10 соединен со входом элемента 4 И только одной микросхемы 1 ОЗУ. При поступлении сигналов считывания на входы 18 запоминающего устройства ицриемакода адреса со входом 8 в регистр 7 адреса осуществляет ся считывание информации по одному игому же разрешенному адресу во всех И-микросхемах 1 ОЗУ. На выходе каждой микросхемы 1 ОЗУ появится выходной информационный сигнал, совокупность таких сигналов, появляющихся на выхо. дах 10 запоминающего устройства соответствует одному разрядному слову. запоминающего устройства.Запоминающее устройство, в отличие от известного позволяет повысить надежность работы его за счет:исключения возможности ошибочных обращений к не заданным программам, записанным в матричных накопителях микросхем ОЗУисключения возможности искажения информации, записанной в матричных накопителях Микросхем ОЗУобеспечения возможности обходить неисправные ячейки памяти как,",.в процессе эксплуатации, так и при изготовлении запоминающего устройства.формула изобретенияЗапоминающее устройство, содержащее регистр адреса, подключенный через дешифраторы к матричным накопителям, выходы которых подключены через элементы И к информационным входами выходам устройства, и блоки управления подключенные к элементам И,о т л и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства,оно. содержит дополнительный элементИ, коммутатор, элементы ИЛИ и дополнительный дешифратор, входы которогосоединены с выходами регистра адреса,а выходы через соответствующие элементы ИЛИ - с входами коммутатора,выход которого подключен к одному иэвходов дополнительного элемента И,другой вход дополнительного элемента 15 И подключен к шине записи, а выход -к соответствующим входам блоков управления.Источники информации,принятые во внимание при экспертизе 20 1. Ствров Ф. Г. и др, Полупроводниксвые интегральные запоминающие устройства,"Энергия, Ленинградское отделение, 1973, с. 62-77, рис. 4-3,45,4-8 и 4-10.21 2. Преснухин Л, Н, и др. Цифровыевычислительные машины, М"Высшаяшкола, 1974, с. 214-216, рис,4,51.3. Преснухин Л, И. и др. Цифровыевйчислительные машины. М., Высшая ЗО школа, 1974, рис. 4.51 в (прототип).Составитель Л. АмусвеваРедактор П. Макаревич Техред И. Нинц Корректор Н. ГригорП исно филиал ППП Патент, г. Ужгород, ул. Проектная,акад 3626/17 11 НИИПИ Гос по делам 113035, М