Постоянное запоминающее устройство

ОП ИСИЗОБРЕТЕН Ия ч1 Союз Советских Социалистических Республик(51)М, Кл. б 11 С 17/00 с присоединением заявки М Гасударственные комитет СССР ас делам изобретений н открытийДата опубликования описания 08.12.79 А. Д. Доля и В. В. Никифоров(54) ПОСТОЯННОЕ ЗАПОМИНА ЮЩЕЕ УСТРОЙСТВОИзобретение относится к области вычислительной техники.Известны постоянные запоминающие устройства (ПЗУ) с коррекцией ошибок11, 2.Одно из известных ЗУ с блокировкой неисправных запоминающих элементов11 содержит регистр адреса, соединенный со входом дешифратора, выход которого соединен с накопителем, выходкоторого поцключен к блоку контроля на четкость.Недостатками устройства является. избыточность оборудования и возмож+ ность исправления только одиночных ошибок.Наиболее близким техническим решением к изобретению является ЗУ с блокировкой неисправных элементов, содер жащее регистр адреса, вход которого соединен с входными адресными шинами устройства, а выход - со входом дешифратора адреса, первые выхоцы которого соединены со входами накопителя, ре гистр считываемой информации, вход которого соецинен с выходами накопителяи коммутатора неисправных разрядов,а выход - с выходнымиинформационнымишинам устройства, и блок хранения ко 5цов неисправных разрядов,Недостатком устройства является избыточность оборудования изза наличияблока хранения. кодов неисправных разрядов (дополнительного накопителя),10. Цепью изобретения является повышениенадежности путем сокращения количества оборудования.Поставленная цель достигается тем,что в предложенном ПЗУ другие выходыдешифратора соединены с соответствующими входами коммутатора неисправныхразрядов накопителя;На чертеже представлена структурнаясхема ПЗУ с коррекцией ошибок.Устройство содержит регистр адреса1, дешифратор 2, накопитель 3, регистрчисла 4 и коммутатор 5 неисправныхразрядов накопителя,702 3Накопитель 3 через дешифратор 2соединен с регистром адреса 1, Выходынакопителя 3 подключены ко входам регистра числа 4, Входы коммутатора 5соединены с соответствующими выходамидешифратора 2, а выходы подключены ковходам регистра числа 4. Адрес ячейкинакопителя поступает на регистрадресапо адресным входным шинам 6 ПЗУ. Информация с регистра числа 4 выдается 1 Она информационные выходные шины 7ПЗУ.Устройство работает следующим образом,По шине 6 поступает ацрес ячейки 15памяти накопителя на регистр адреса - 1,Дешифратор 2 расшифровывает этот адрес и при поступлении с цешифраторасигналов на входы накопителя 3 из накопителя считывается соответствующаяинформация и поступает на регистр числа 4 и далее на выходные шины 7 ПЗУ,Если при профилактическом контролеили в процессе работы обнаружена неисправность (отказ) разряда (разрядов)опредЕленной ячейки устройства, при ремонте вход коммутатора 5 подключается к выходу дешифратора 2, соответствующему неисправному адресу, а выходко входу установки в О" или в "1" соответствующегоразряда регистра числа4 в зависимости от типа неисправности(считывание 0" вместо "1" или "1"вместо, "0").При обращении к неисправному ацресу считывается информация из этой ячей-ки. При этом неисправные разряды корректируются за счет подачи сигнала свыхода коммутатора 5 на соответствую 40щий вход регистра числа 4,Предлагаемое устройство позволяеткорректировать одиночные и многократ 10 4ные ошибки как при изготовлении устрой 1ства, так и при отказах в процессе эксплуатации.Экономический эффект достигается засчет того, что в устройстве исключенблок хранения кода неисправного разряда,а коммутатор неисправного разряда представляет собой совокупность выходныхконтактов цешифратора и входных контактов регистра числа, которые коммутиру-.,ются между собой в процессе ремонтаустройства.Таким образом, прецложенное решение позволяет сократить объем оборудования и, следовательно, повысить надежность устройства,формула изобретения Постоянное запоминающее устройство, содержащее регистр адреса, выходы которого соединены со входами дешифратора, одни выходы которого соединены с соответствующими входами накопителя, коммутатор неисправных разрядов накопителя, кажцый выход которого соединен с соответствующим входом регистра числа и выходом накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности путем сокращения количества оборудования, другие выходы дешифратора соединены с соответствующими входами коммутатора неисправных разрядов накопителя.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР370650, кл.б 11 С 11/00, 1973.2, Авторское свидетельство СССР491158, кл. З 11 С 17/ОО; 1975 (прототип).