Постоянное запоминающее устройство с последовательной выборкой

О П-ИбА-.-Н И Е ИЗОБРЕТЕНИЯ р 11 682949 Союз Советских Социалистических Республик(23) Приорит СССР по делам изобретений и открытий(45) Дата бликования описания 30.08.7(71) Заявите 54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ С ПОСЛЕДОВАТЕЛЬНОЙ ВЪБОРКОЙласти цифроможет быть и цифровых ения инфорв процессе нстант, табления часто стовых проУ содержат регистры адр ифратор и накопитель (1 ста Наиболее близким техническим решением к изобретению является ПЗУ с. последовательной выборкой, содержащее последовательно соединенные регистр адреса, дешифратор и накопитель, информационные выходы которого соединены соответственно с первыми и вторыми информационными входами регистра числа, первый вход установки в О которого соединен с шиной сброс (2.При хранении в данном ПЗУ постоянной информации большого объема в двоичном коде (например, при хранении в ПЗУ монотонно изменяемой последовательности двоичных чисел) последняя обладает большой избыточностью, что приводит к уменьшению быстродействия, увеличению объема накопителя и усложнению устройства. 0 Изобретение относится к обой вычислительной техники использовано в ПЗУ ЦВМрограммных устройств.ПЗУ предназначены для храации, которая не изменяетсешения задачи: различных киц, подпрограмм для вычистречающихся функций, трамм и т. д.Известные ПЗа и числа, деш Цель изобретения - упрощение устройства и повышение его быстродействия.Поставленная цель достигается тем, что предложенное устройство содержит ключи триггер режима считывания, вход которого подключен и управляющему выходу накопителя, а выход - и одному из входов ключа, другой вход которого подключен к шине сброс, выход ключа соединен со вторым входом установки в О регистра числа.Структурная схема устройства пред в- лена на чертеже.Оно содержит последовательно соединенные регистр 1 адреса, дешифратор 2 и накопитель 3 с информационными выходами 4 и управляющим выходом 5, регистр 6 числа, первый вход 7 установки в О которого соединен с шиной сброс 8, второй вход 9 установки в О - с ключом 10, подключенным к триггеру 11 режима считывания.Рассмотрим работу ПЗУ, предназначенного для хранения двенадцати (т+и) -разрядных двоичных чисел, представленных в табл. 1 (исходная матрица информации для записи в накопителе).Перед записью двоичной информации в накопитель 3 производят ее поразрядный анализ для определения избыточности этой информации.682949 Таблица 1 Разряды Числа1 777+ 1 т+2,Для определения числа запоминающихэлементов эту избыточную информацию устраняют применением кода позиций пе рсходов, при котором запись в накопителепроизводится только один раз, а остальная повторяющаяся информация из числа в число описывается с одних и тех же запомиТабл. 2 содержит преобразованную мат 20 рицу информации для записи в накопителе. Таблица 2 Разряды Числа тт 2т+1 УР т+и где-- записанные в коде позиции переходов символы;УР - управляющий разряд накопителя, хранящий признак смены 25вида кодирования информации. Эффективность применения ций переходов для разрядной накопителя 3 определяетсяК(Р кода позиинформации из условия 30 где 1( - число 1 в -ом столбце при егокодировании в коде позиций переходов; 35Р - число 1 в 7-ом столбце при егокодировании в двоичном коде.Условие (1) выполняется для числе от пятого до восьмого в разрядах от (т+ 1) до (7 и+и), которые записывают в коде по зиций переходов (см. табл. 2). Оставшуюся информацию записывают в накопитель в 1 2 3 5 6 7 8 9 10 11 12 0 1 0 1 0 1 0 1 0 1 0 1 1 2 3 4 5 6 7 8 9 10 11 12 1 0 1 0 1 0 1 0 1 0 1 0 4Из табл, 1 видно, что числа с пятого по восьмое в разрядах от (т+1) до (т+и) имеют монотонные группы символов, т. е. избыточную информацию. нающих элементов при помощи управляющего разряда 12, накопителя 3, триггера 11режима считывания и ключа 10. двоичном коде. Все числа в разрядах от 1 до 7 и записывают в массив 13 запоминающих элементов накопителя 3, а считывание осуществляется первым регистром 14 из триггеров с раздельными входами регистра числа 6. Все числа в разрядах от (т+1) до (т+и) записывают в подмассив 15 запоминающих элементов накопителя 3 и считывают вторым регистром 16 из триггеров со счетными входами регистра 6.В исходном состоянии ПЗУ, когда хранимая информация записана в этом устройстве, регистр 1 адреса, дешифратор 2, триггер 11 режима считывания установлены в О, При этом с триггера 11 режима считывания подается разрешающий потенциал на второй вход ключа 10,В первом цикле работы ПЗУ на шину 8 подается сигнал сброс, который непосредственно сбрасывает в О регистр 14 из триггеров с раздельными входами, а че.рез открытый ключ 10 осуществляется сброс триггеров регистра 16.В следующем цикле работы поступающий код адреса обеспечивает подачу на выход устройства кода числа, соответствующего адресу.В следующем цикле работы поступающий код адреса обеспечивает подачу на выход устройства кода числа, соответствующего адресу. Когда условие (1) не выполняется, ПЗУ работает как обычное, запоминая поступившую информацию в двоичном коде в массивах 13 и 15 накопителя. При этом в управляющий разряд 12 накопителя ничего не записывается, так как записи в коде позиции переходов не произошло,С выхода разряда 12 накопителя 3 на вход триггера 11 режима считывания сигнал не поступает, и очередным сигналом сброс регистры 14 и 16 устанавливаются в состояние О (сигнал 1 на выходе триггера 11).При выполнении условия (1) для последующих чисел в последнем числе, записанном в двоичном коде, в разряде 12 запоминается 1, указывающая на признак кодирования последующих чисел (в числах с пятого по восьмое для разрядов (т+1, т+2, , т+и) в коде позиций переходов. В этом случае на выходе разряда 12 накопителя 3 формируется управляющий сигнал, устанавливающий триггер 11 во второе устойчивое состояние, При этом выходной нулевой потенциал триггера 11 запрещает по второму входу ключа 10 поступление сигнала сброс на вход регистра 16 в очередном цикле выборки информации из накопителя 3. В этом случае при считывании очередного числа с регистра 14 считывается информация в двоичном коде согласно коду адреса, а с регистра 16 считывается информация, записанная в последнем числе до переключения триггера 11. Когда подмассив 15 запоминающих элементов накопителя 3 для хранения информации в коде позиций переходов заканчивается и последующее число записано в двоичном коде, то в разряд 12 накопителя 3 последнего восьмого числа данного подмассива записывается 1 н при его считывании на выходе разряда 12 накопителя 3 появляется сигнал, устанавливающий триггер 11 в исходное состояние. Сброс 10 всех разрядов регистра 16 в нулевое состояние перед каждой записью информации, выбранной из подмассива 15 запоминающих элементов накопителя 3 для записанных в двоичном кодс чисел, обсспечн вастся клочом 10. Формула изобрстснняПостоянное запоминающее устройство с20 последовательной выборкой, содержащеепоследовательно соединенные регистр адреса, дешифратор и накопитель, информационные выходы которого соединены соответственно с первыми и вторыми информаци 25 онными входами регистра числа, первыйвход установки в О которого соединен сшиной сброс, отличающийся тем,что, с целью упрощения устройства и повышения его оыстродействия, оно содержит30 ключ и триггер режима считывания, входкоторого подключен к управляющему выходу накопителя, а выход к одному извходов ключа, другой вход которого подключен к шине сброс, выход ключа сое 35 динен со вторым входом установки в 0регистра числа.Источники информации,принятые во внимание при экспертизе1. Крайзмер Л. П. Быстродействующие40 ферромагнитные запоминающие устройства. М. - Л., 1964, с. 315.2. Дроздов Е, А., Комарницкий В. А.,Пятибратов А. П. Многопрограммные цифровые вычислительные машины, М., Воен 45 издат, 1974, с. 213.682949 Составитель И. ЗагинайкоТехред А. Камышникова Редактор Л. Утехина Коррсктор Е. Хмелева Типография, пр. Сапунова, 2 Заказ 1787/15 Изд. Мо 493 Тираж 681 ПодписноеНПО Поиск Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5