Программируемое постоянное запоминающее устройство

О П И С А Н И Е (и) 668006ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЮТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик Дополнительное к авт. сви(22) Заявлено 13 с присоединением 09.76 (21) 2403694/18-24заявки-Государственный квинте СССР оо делам изоорвтвнкй н открытийллетень2220.06.79 Опубликовано 15.06.79. Дата опублико ния описан Терзянч ф 2) Авторы изобретен Ю. И. Щетинин, Л. М. Чахоян и 1) Заявител ЗАПОМИНАЮЩЕ ПРОГРАММИРУЕМОЕ ПОСТОЯНУСТРОЙСТВ ем, ч комму- ормирок соотчисла , выхоам раза пред мингю Изобретение относится к вычислительнои технике и может быть использовано в ЭВМ различного назначения.Современные микросхемы памяти (МП), используемые для построения полупроводниковых ЗУ, представляют собой БИС с высокой степенью интеграции, производство которых связано с большими технологическими трудностями, что приводит к появлению дефектных запоминающих ячеек и снижает процент выхода годных микросхем.Эффективным путем повышения выхода годных МП является обеспечение необходимой ремонтопригодности изготавливаемых микросхем, т.е. такая их организация, которая позволяла бы устранить наиболее часто встречающиеся неисправности в МП в ходе изготовления,Известны программируемые постоянные запоминающие устройства, которые содержат накопитель, адресные и числовые формирователи, различные дешифраторы 11.Наиболее близким к данному изобретению является устройство, содержащее адресный формирователь, выходы которого подключены к соответствующим входам дешифратора числа, а выходы дешифратора числа подключены соответственно ко входам числовых формирователей, выходы которых подключены к соответствующим входам накопителя, выходы накопителя соединены со входами разрядного дешифратора, выходы которого подключены к соответствующим входам усилителей считывания 2.Недостатком известных устройств является невозможность устра нения неисп ра вностей МП в ходе изготовления, т.е. низкая надежность устройства.Целью изобретения является повышение надежности устройства. Поставленная цель достигается т предлагаемое устройство содержит татор и дополнительные числовые ф ватели, входы которых подкгпочены ветствующим выходам дешифратора а выходы - ко входам коммутатора ды коммутатора подключены ко вход рядного дешифратора,На чертеже приведена блок-схем лагаемого программируемого запо щего устройства.668006 Формула изобретения ЦН Й И ПЙ Заказ 3476/46 Тираж 680 филиал ПП П Патент, г. Ужгород, ул.1 Подписное ектная, 4 3,Устройство содержит адресньш формирователь 1, дешифратор числа 2, числовыеформирователи 3, числовые шины 4, накопитель 5, разрядные шины 6, разрядный дешифратор 7, усилители считывания 8, дополнительные числовые формирователи 9,коммутатор 1 О, адресные шины 11, выходные шины 12,Работа устройства в случае, когда всеэлементы накопителя 5 и числовые формирователи 3 исправны, происходит как обычно: код адреса поступает на адресные шины11 и адресный формирователь 1, с выходакоторого адрес поступает на вход разрядного дешифратора 7 и входы дешифраторачисла 2. Дешифратор числа 2 возбуждаетсоответствующий числовой формирователь 3и выбирает одну из числовых шин 4 накойителя 5. При этом на разрядные шины 6выдается храняшаяся по данному адресуинформация из накопителя 5, которая поступает на разрядный дешифратор 7, а затем на входы усилителей считывания 8, свыходов которых информация, считанная изнакопителя 5, поступает на выходные шины12.Если при контроле обнаружены отказы- некоторого числа элементов памяти накопителя 5, обрыв одной из числовых шин илиотказ одного из числовых формирователей3, необходимо выполнить следующую последовательность операций по восстановлению работоспособности ПЗУ. На адресныешины 11 подается необходимый код адреса,а на вход 13 коммутатора 10 - уровеньнапряжения. При этом в коммутаторе 10,представляющем собой набор плавких перемычек и элементов развязки между ними," пережигаются плавкие перемычки, соединен ные с выходами всех дополнительных числовых формирователей 9, кроме одного, соответствуюшего или отказавшему числовомуформирователю 3, или имеющей обрыв числовой шине, или отказавшему элементу памяти. Затем, подачей сигналов на входы коммутатора 10 и выходные шины 12, в коммутаторе 10 пережигается некоторое число плавких перемычек, соединенных со входами разрядного дешифратора 7, причем пе - ремычки пережигаются таким образом, чтобы выходная информация ПЗУ соответствовала требуемой.Обращение к ПЗУ после описанных операций происходит так же, как и к полностью исправному, время выборки и потребляемая мощность предлагаемого ПЗУ по сравпе нию с прототипом не ухудшаются.Технико-экономический эффект предлагаемого ПЗУ заключается в том, что в нем возможно устранить наиболее часто встречаюшиеся неисправности в миКросхемах памяти в ходе их изгбтовления. Программируемое постоянное запоминаюшее устройство, содержащее адресный форте мирователь, выходы которого подключены. ксоответствующим входам дешифратора числа, а выходы дешифратора числа подключены соответственно ко входам числовых формирователей, выходы которых подключены к соответствующим входам накопителя, выходы накопителя соединены со входами разрядного дешифратора, выходы которого подключены к соответствуюшим входам усилителей считывания, отличающееся тем, что, з 6 с целью повышения надежности устройства,в него введены коммутатор и дополнительные числовые формирователи, входы которых подключены к соответствуюшим выходам дешифратора числа, а выходы - ко входам коммутатора, выходы коммутатора подключены ко входам разрядного дешифра- ЭЗ тора.Источники информации, принятые во внимание при экспертизе1. МОЭЕ 1 1802 РхОМ ЪЙ 1 ТЕК М 1- 1 х 1 АТО Е 1.ЕСТК 01 Ч 1 СЯ 11 ЧС, 1974.2. Патент США3721964.,кл. 340-173.