Постоянное запоминающее устройство

Оп ИКАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДВТВЛЬСТВУ и 637870 Союз СоветскихСоциапистическихРеспублик(51) М. Кл С 11 С 17/00 23) Приоритет43) Опублнковано 15.12,78.5 юлл ееудврствеииый комитетСовета Министров СССРпе делвм изобретенийн открытий.6(088,8) нь %46 8,12,78 5) Дата опубликования описа 2) Авторы изобретен и едигей и Д, С. Тр А. 71) Заявите 54) ПОСТОЯННОЕ ЗАПОМИН УСТРОЙС ис ена схем едс На чертеже ваемого устрой Оно содерж лн 2 считыван ты (диоды) 3,ционные шины питания, ключе шифраторы 9 не ноказан),При ройствтва, ит нак ия, раз адресны , разря вой элем и дешифусилите ные элемен.4, информзны 6, шинуанзистор) (на чертеже ители лител шины ые ш нт (т ратор азрядов и уст н накопитеаждый шифра.шин 6 и форобщем количествеа число шифраторовравно пз, при этом кодержит Д разрядныД-разрядный код.чертеже в качестве= 2 н показано два тор 9мируетНато Дримера прння шифратора 9 15з Изобретение относится к автоматике и вычислительной технике.Известно постоянное запоминающее устройство, содержащее адресные шины коммутационные матрицы и шифраторы. При общем числе разрядов и устроиство содержит гп шифраторов - "-разрядного кода. Выходные разрядные шины подключены к вхо. дам усилителей считывания и к первым выводам резисторов, другие концы которых соединены с шиной нулевого потенциала 11, Наиболее близким к изобретению техническим решением является постоянное запоминающее устройство, содержащее дешифратор, выходы которого соединены с накопителем, разрядные шины которого соединены с входами усилителей считывания и с соответствующими разделительными элементами, адресные, информационные шины н шину питания 121. Однако известные устройства имеют низкое быстродействие,Целью изобретения является повышение быстродействия. В описываемом устройстве это достигается тем, что оно содержит ключевой элемент, выполненный на транзисторе, эмиттер которого подключен к разделительным элементам, а коллекторк шине пи. Усилители считывания 2 содержат тран нсторыО, эмнттеры которых через резисторы 11 соединены с шиной 7 питания, а коллекторы - - через резисторы 12 соеди. иены с шиной нулевого потенциала. Сопро. тивленне резистора 2 в несколько раз больше сопротивления резистора 1. Коллектор транзистора 8 соединен с шиной 7 питания, а эмиттер через разделнтельньн леченты (диоды 3 соединен с разрядными шнначи 6 и базами (входамн 1 транзисторов 10637870 Формула изобретения Постоянное запоминающее устройство,содержащее дешифратор, выходы которого2 соединены с накопителем, разрядные шиныкоторого соединены с входами усилителейсчитывания к с соответствующими разделительными элементами, адресные, информационные шины и шину питания, отличаюиееся тем, что, с целью повышения быстродействия устройства, оно содержит ключевойэлемент, выполненный на транзисторе, эмиттер которого подключен к разделительнымэлементам, а коллектор - к шине питания35 Источники информации, принятые во внмание при экспертизе:1. Патент Великобритании1 193336кл. С 4 А, С 4 Н, 1970,2. Авторское свидетельство СССР344506, кл. 0 1 С 17/00, 1971,46 3Количество диодов 3 равно количествуразрядов и. Точки 3 на пересечениях числовых шин 4 означают электрическое соединение указанных шин. На одной числовойшине )4 каждого накопителя 1 может быть %не более одной точки 13, а на каждой информационной шине 5 количество точек колеблется от нуля до ч. Электрическое соединение в точках 13 осуществляется в соответствии с запоминаемым кодом.Шифраторы 9 содержат диоды 15, уста фновленные так; что при возбуждении однойкз информационных шик 5 на разрядныхшинах 6 шифратора 9 появляется соответствующий этой шине 5 двоичный код; приэтом кодусоответствует отрицателькыйсигнал, а коду О - отсутствие сигнала,На выбранную адресную шину 4, напри.мер шину с номером 0, подается отрицательный сигнал, на остальных шинах - высокий уровень. На разрядных шинах 6 устанавливается код 1001, Положительные скг Окалы на коллекторах открытых транзисторов10 устанавливаются в первом и п-ом разрядах. Во втором и (и - 1)-м разрядах наколлекторах закрытых транзисторов 10 сохраняется нулевой пбтенциал. Транзистор 8при этом закрыт. Коллекторы транзисторов10 подключаются к входам ТТЛ интегральных схем, После окончания действияотрицательного сигнала на адресной шине 4на всех, адресных шинах устанавливаютсявысокие уровни, запирающие диоды 16. Одновременно с окончанием отрицательного сигнала на шине 4 открывается транзистор 8,передавая через диоды 3 положительное за.пирающее напряженке на базы транзисторов 10; при этом диоды 15 и 16 закрыты,После окончания процесса запирания транзисторов 10 закрывается транзистор. 8, исхема устройства готова к выбору любойадресной шины 4,Отсутствие шунтирующего вход усилителя считывания резистора обеспечивает вы 4сокое входное сопротивление усилителя, причем схема собственно усилителя достаточ. но проста и содержит олин транзистор 10 и два резистора 11 и 12. По выбранной адресной шине 4 протекают базовые токи транзисторов 10, суммарный ток адресной шины 4 при и = 40 - 50 может коммутироваться обычной ТТЛ-микросхемой (например, серии К 155). Этим достигается сушественкое упрощение устройства, так как в адресных формирователях работают маломощные схемы, например микросхемы ЯДЗ серии К 155. Кроме того, существенно снижается количество диодов 3, по сравнению с известным устройством (и диодов, вместо ч диодов, причем и ф ч). В описываемом устройстве обеспечивается высокое быстродействие при малой потребляемой мощности в адресных цепях и в адресных формирователях:авчен СС 113005лиал П Составите аь 7 Техред О. Гуго Тираж 675 рственного комитет делам изобретений Москва, Ж.35, Рау Патент, г. Уаг. Лмусьевавая Корректор А.Подписноеа Совста Министровн открытийшскаи наб, д. 4/5ород, ул. Проектная, 4