Постоянное запоминающее устройство

.) се с г )ж.те;1 тио-"ОП ИСАНИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬРЦр МБА Союз СоветскихСоциалистицескихРеспублик(23) Приоритет осударствеиие 1 й комитетСовета Министров СССРоо делам изобретенийи открытий(43) Опубликовано 25,11,77 Бюлл (45) Дата опубликования описани УДК 681,327.66(72) Авторы изобретени А,лигой стянецкий Киевский ордена Трудового Красного Знамени завод электроннывычислительных и управляющих машин(71) Заявитель ОЙСТВ ОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ области вычислибыть использованоанения дискретной относится и и может устройствпостоянные заУ), содержащие чатор 1 и 2 .естных ПЗУ содержненные с регистрформации. Недостамалая информацио оминающие словые матит числовые м числа, и тком устройная емкость Наиболее близким техническим решением к данному изобретению является ПЗУ, которое содержит, как и предложенное, числовые матрицы, соединенные с регистром числа, выходы которого подключены к первым входам блока выдачи информации, и дешифратор номера числовых матриц 2.Недостатком устройства является сравнительно небольшая емкость, обусловленная использованием накопителя, состоящего из одной числовой матрицы, Однако при большой емкости накопитель постоянного запоминающего устройства обычно состоит из нескольких числовых матриц. Это требует введения регистра числа на каждую числовую матрицу, увеличения числа входов блока выдачи информации, что приводит к увеличению оборудования. ящий из с 1 регистру ючены к ормации. овых матэлементов (по числув группе. накопитель 1, состо 2, подключенных крегистра 3 подкл блока 5 выдачи инф ора 6 номера числ первым входам 7 одержится п групп о ц элементов И 8 ПЗУ содержит числовых матриц 3 числа. Выходь первым входам 4 Выходы дешифра риц подкчючены кИ 8. В устройстве разрядов слова) т вида хранимой информаэлементов И 8 под,ключены входам устройства: к шине ли к шине 11 логического тов 8 подключены к элеменВ зависимостиции вторые входы 9к соответствующим1 О логической 10. Выходы элемен Изобретени тельной техни при построени информации. Известны устройства (П рицы и дешиф Одно из из матрицы, соед блок выдачи и ства являетсяЦель извбретения - повышение информационной емкости ПЗУ.Указанная цель достигается тем, что устройство содержит элементы И по количеству числовых матриц и на каждый разряд числовой матрицы элемент ИЛИ, выходы элементов ИЛИ подключены ко вторым входам блока выдачи информации, а входы соединены с выходами элементов И, первые входы элементов И подключены к дешифратору номера числовых матриц, а вторые входы - к соответствующим входам устройства.На чертеже дана принципиальная схема ПЗУ.там ИЛИ 12, количество которых равно числу разрялов и. Выхолы элементов ИЛИ 12 соединены со вторыми вхолами 3 блока 5 выдачи информации. Блок 5 выдачи информации содержит п пар входов 4 и 13.В кажлой числовой марице 2 информация представлена поразрядно в прямом или обратном коде в зависимости от того, преобладают ли в данном разряде нули или единицы соответственно. Пусть в числовой матрице 2 с номером 1 в первом, втором и пятом разрядах количество нулей больше количества единиц, а в остальных разрядах, наоборот, преобладают единицы. Тогда в матрице 2 в первом, втором и пятом разрядах информация занесена в прямом коле, а в остальных разрядах - в обратном коде, В числовой матрице 2 с номером, например, в разряде п преобладают единицы. Этот разряд занесен в обратном коде,Для выдачи информации из блока 5 в прямом коде выполнено соответствующее подключение входов 9 элементов И 8 к шинам 10 и 11. Для рассматриваемого примера входы 9 эле. ментов И 8 подключены; для первого, второго и пятого разрядов элементов И 8, соответствую. щих числовой матрице 2 с номером 1, к шине 10 логической 1, остальные входы 9 элементов И 8 подключены к шине 1 логического О; лля разряда и элемента И 8 вход 9 подключен к шине 11, в остальных разрядах элементов И 8 входы 9 соединены с шиной 10.Устройство работает следующим образом. Пусть выбирается информация из числовой матрицы 2 с номером 1. В регистр 3 в первом, втором и пятом разрядах информация записывается.в прямом коде, а в остальных разрядах - в обратном коде. На выходах элементов ИЛИ 12, соответствующих разрядам 1, 2, 5, по. являются сигналы, управляющие выдачей информации из блока 5 прямым кодом, на остальных выходах элементов ИЛИ 12 сигналы отсутствуют. Это означает, что из блока 5 в остальных разрядах будут выланы обратные коды.При чтении информации из о-ой числовойматрицы 2 на выхолах элементов ИЛИ 12, соответствующих разряд м отдо (и -), появляются сигналы, управляющие выдачей информации в прямом коде. На выходе элемента 1 и ИЛИ 12, соответствующего и-му разрялу, сигнал отсутствует, этот разряд из блока 5 выдачи информации выдается в обратном коде. формула изобретения13Постоянное запоминающее устройство, содержащее числовые матрицы,. соединенные с регистром числа, выходы которого подключены к первым входам блока выдачи информации, и дешифратор номера числовых матриц, отяичающееся тем, что, с целью повышения информа.ционной емкости устройства, оно содержит элементы И но количеству чйсловых матриц и на каждый разряд числовой матрицы элемент ИЛИ, выходы элементов ИЛИ подключены ко у вторым входам блока выдачи информации, авходы соединены с выходами элементов И, первые входы элементов И подключены к дешифратору номера числовых матриц, а вторые входы - к соответствующим входам устройства.Источники информации, принятые во внима ние при экспертизе:1. Брик Е, А. Техника ПЗУ, Советскоерадио, 1973, с, 96.2. Авторское свилетельство СССР Мо 483712,кл. 6 1 С 17/ОК 02.01,73.581508 Составитель О. Техред О. Лугова оэенталь Корректор А. Кравчен РедакторН. Разумова скан наб.,лиал ППГ Патента, г. Ужгород, ул. Проектная,. 4 аказ 4584/40 Тираж 729ЦНИИПИ Государственного комитетапо делам изобретений13035, Москва, Ж 35, Раун ГодписноеСовета Министров СССР и открытий