Постоянное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИ ЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДВУВЛЬС 7 ВУ Союз Советских Социалнстнесиия Республик(45) Дата опубликования описания 20.02.78 Гооударствееый комитет Совета Мннктрве СССР оо,оелач езооретевнй и отнритей(71) Заявитель Киевский орденаим. 50-летия Ленина политехнический институтликой Октябрьской социалистическ люди(54) ПОСТОЯННОЕ ЗАПОМИНАК)ЩЕЕ УСТЕОЙСТ ор адреса накопить тупает на дешифра идет обращение накопителе 3 счи Сигнал пос1, от котороглям 2 и 3. Вадрес числа4, и по этому тываетсяакопителе одержашегося в н адресу считывае ся само опнтелей 6, а их уммнрую ел из н число. Кодьпоступают старшиется наодах выходамииспо О . тат варнтельномодулю д торые явл разряды пред ул 1 маторе по итатепя 6 к стройств с ва. На вых яются вы нужное ч тываетс ар Изобретение относится к области вычислительной техники и может найти применение в ЦВМ и приборах четвертого поколения,Известны постоянные запоминающие устройства (ПЗУ), содержашие числовые блокис большим числом элементов связи, либо сбольшим числом прошитых сердечников 111,Однако такие ПЗУ недостаточно надежны,потребляют большую мошность и в них неравномерна нагрузка на адресные шины. 10Наиболее близким к изобретению является ПЗУ, содержашее дешифратор адреса,выходы которого подключены ко входамиервого и второго накопителей, дешифраторкоррекций, вь.ходы которого подключены квходам второго накопителя, и сумматор помодулю два.Такое устройство также недостаточнонадежно, и в нем можно использовать только матрицы накопителей, в которых есть о 0только отказы кратности К.Белью изобретения является повышениенадежности устройства,Эта цепь достигается тем, что устройство содержит вычитатель и третий накопи тель, ко входам которого подключены выходы дещифратора адреса, Одни выходы пер. яого и третьего накопителей через сумматор по модулю дм, а другие непосредствен но подключены к соответствукхпим входам вычитатепя,На чертеже дана структурная схема предлагаемого устройстм.Устройство содержит дешифратор адреса 1, первый 2, второй 3 и третий 4 накопители, двухвходовой сумматор по модулю дм 5, вычитатепь 6 и дешифратор коррекции 7Устройство работает следуюшим образомТираж 717 . Подписноественного комитета Совета Министров СССРпо делам изобретений и открытийва Ж, Раушская наб. д, 4/5 Заказ 1154/50ЦНИИГП 13035, Мос Рилпал ППП Патент, г. Ужгород, ул, Проектная, 4 При кратности "единичных" отказов К =1 вместо накопителя 4 используется де шифратор на П +1 выходов.Накопитель в .интегральном исполнении выполнен в виде матрицы, в местах пересе. чения адресных и разрядных шин которой имеется элемент связи, т.е. записана единица. Прн записи конкретной информации в местах записи"нулейэлементы связи уничтожаются.Надежность и технологичность ПЗУ мож. но повысить путем использования таких структур, которые позволяют уменьшить число элементов связи в накопителеа также использовать накопитель с отказавшими элементами,формула изобретения Постоянное запоминающее устройство,содержащее дешифратор адреса, выходы ко 4 .торого подключены ко входам первого и второго накопителей, дешифратор коррекции, выходы которого подключены к входам вто рого накопителя, и сумматор по модулю два, о т л и ч а ю т е е с я тем, что, с целью повышения надежности устройства оно содержит вычитатель и третий накопитель, ко входам которого подключены выходы дешифратора адреса, одни выходы первого и третьего накопителей через сумматор по модулю два,. а другие - непосредственно подключены к соответствуюшим входам вы-, читателя. Источники информации, принятые во вни,мание при экспертизе; 1. Авторское свидетельство ССС РЪ 4189 ОО, кл. 5 11 С 17/00, 1972. 2. Патент США % 3245049,кл. 340-172.5, 1970,
СмотретьЗаявка
2448544, 01.02.1977
КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50 ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ
ВЪЛКОВ КРАСИМИР ГЕОРГИЕВ, ГОРОДНИЙ АЛЕКСАНДР ВАСИЛЬЕВИЧ, КОРНЕЙЧУК ВИКТОР ИВАНОВИЧ, КИРИЧЕНКО ИГОРЬ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G11C 17/00
Метки: запоминающее, постоянное
Опубликовано: 05.03.1978
Код ссылки
<a href="https://patents.su/2-597009-postoyannoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Постоянное запоминающее устройство</a>
Устройство синхронизации
Номер патента: 896781
Опубликовано: 07.01.1982
МПК: H04L 7/04
Метки: синхронизации
...и импульсов помехи, следующих с произвольной фазой(фиг. 2 б), Опорный сигнал формируется регистром-распределителем1 (в частности на фиг. 2 а представлен сигнал на выходе последнего раз;ряда регистра-распределителя 1),Общее число импульсов, появившихсяв течение времени То, подсчитываетсясчетчиком 4 импульсов. Генератор 5 импульсов вырабатывает три серии импульсов п 1. 2 ю, у.Двоичный код со счетчика 4 импульсов преобразуется с помощью кодопреобразователя в двоичный код степени.При наличии. в определенном разряде регистра-накопителя 3 логической "1" в реверсивный счетчик 2 по суммирующему входу .записывается число импульсов,.равное у, а по первому вычитающему - чиело импульсов, равное 2 а, при отсутствии импульса за-пись осуществляется...
Генератор псевдослучайных чисел
Номер патента: 708381
Опубликовано: 05.01.1980
МПК: G07C 15/00
Метки: генератор, псевдослучайных«, чисел
...схема генератора псевдослучайных чисел дляв = 3, а на фиг.З - временная диаграмма его работы, На фиг, За показана временная диаграмма синхронизирующих импульсов, по приходу которых триггеры устройства меняютсвое состояние; на фиг. Зб-временная диаграмма на единичном выходегенератора 7; на фиг, 3 в и 3 г приведены две последовательности, порождаемые полиномами Ч(х) = х + х + 1и Ч(х) = х+ х + 1, для 3 = 1 и- 2, Стрелки с цифрами в кружкахнад ними означают последовательностьпереходов состояний триггеров устройства, В первоначальный момент на40 триггерах записан код 101, тогда1 = 100, а 2 = 011, Так как в момент времени 1 на единичном выходегенератора 7 находится единица, топриходу синхроимпульса через верхнююгруппу элементов И и элементы...
Устройство для приема дискретных сигналов
Номер патента: 1030994
Опубликовано: 23.07.1983
Автор: Штейнбок
МПК: H04L 27/22
Метки: дискретных, приема, сигналов
...соединен с ныходом декодераи с третьим входом коммутатора, выход. которого подключен к входу регистрасдвига, а вход интегратора соединенс выходом второго сумматора по модулю дна и с вторым входом третьегосумматора по модулю два,На чертеже представлена структурная электрическая схема предложенного устройства, 55Устройство для приема дискретныхсигналов содержит регистр 1 сдвига,первый, второй и третий сумматоры 2-4по модулю два, коммутатор 5, интегратор б, демодулятор 7, декодер 8 60и пороговый блок 9,Устройство работает следующим об-.разом,Через демодулятор 7, и декодер 8входная последовательность поступает 65 на вход второго сумматора 3 по модулю два. При отсутствии ошибок в сиг" нале на выходе декодера 8, иа выходе второго...
Устройство для контроля входа и выхода рабочих и служащих
Номер патента: 615514
Опубликовано: 15.07.1978
Авторы: Козинцев, Морозов, Покидаев, Шаровар
МПК: G07C 1/10
Метки: входа, выхода, рабочих, служащих
...открывается сигналом, вырабатываемым формирователем 13 опроса регистра анализа, Появившийся сигнал на ее выходе проходит через элемент ИЛИ 25 на формирователе 8 выходной информации, который под действием этого сигнала вырабатывает ответную информацию, разрешающую вход на объект по шйне 12, й сигйал 5 10 15 20 25 30 35 40 45 50 55 60 65 на элемент И 40. Элемент И 40, подготовленный по другому входу блоком 1 приема команд, срабатывает и появившийся сигнал на его выходе поступает через элемент ИЛИ 42 на элементы И 30, 31 блока 10 корректива и через элемент ИЛИ 6 на блок памяти 9 и второй формирователь 18 сигналов управления блоком памяти, В результате избирательная схема 31 выбранного дешифратора 4 информативного узла 27 срабатывает...
Устройство для регистрации времени входа и выхода
Номер патента: 898478
Опубликовано: 15.01.1982
МПК: G07C 9/00
Метки: времени, входа, выхода, регистрации
...17 отображения, блок 18 печати.Блок б управления, блок 8 регистрации, программный блок 12 реализованы на базе микропроцессоров иу 5 перепрограммируемых постоянных запоминающих устройств.При наличии заявки с любого блока 2 считывания, коммутатор 3 последовательно опрашивает и отыскивает блок считывания, в котором содержится код жетона-пропуска. Датчики 1 направления дополняют этот код кодом направления движения (приход на предприятие или уход иэ предприятия). Полученный код через коммута/ тор 3 поступает в приемный регистр 4 и через него в блок 5 контроля кода. Код жетона-пропуска определяет адреса ячеек программного блока 12 и блока 8 регистрации. Если код жетона-пропуска считан верно, то блок б управления считывает код...
Предыдущий патент: Устройство для воспроизведения функции одной переменной
Следующий патент: Устройство для контроля матриц памяти
Случайный патент: Способ высева сыпучих материалов и устройство для его осуществления