G06J — Гибридные вычислительные устройства

Номер патента: 650084

Опубликовано: 28.02.1979

Автор: Тарануха

МПК: G06J 1/02

Метки: интегратор, цифровой

...приращения из устройства управления подается сигнал выделения знака порядка. По этому сигналу перезаписываются из блока 2 в блок 8 вычисленная разность порядковПк +лхк) - П иа из блока 1 в блок 9 - разностьП"- П 1,в блоке 4 анализируются знаки разностипорядков40П)к 1) + Пью( 1) Поуд .По окончании операции выделения приращения и анализа знаковых разрядов изустройства чправления поступает а вход45 25 блоков 12. 13 сигнал выделения знакового разряда приращения. По этому сигналу знаковые разряды приращений подынтегральной функции и переменной интегрирования записываются в блоках 12, 13, Поокончании выделения знаков приращенийпз устройства правления подается потенциал выделения приращения на вход 24блоков 12, 13. По потенциалу...

Номер патента: 650085

Опубликовано: 28.02.1979

Авторы: Гузик, Каляев, Криворучко, Крюков, Максименко

МПК: G06J 1/02

Метки: блок, интегрирующей, решающий, структуры, цифровой

...на вход узла 9, на второй вход которого поступает приращение машинной переменной с шины 19. Узел 9 пропускает приращения машинной переменной через узел 10 на шину 2 без изменения в случае, если значение подынтегральной функции положительно. В случае отрицательного значения подынтегральной функции узел 9 производит переадресацию приращений машинной переменной, т, е. положительное приращение поступает по отри О цательной шине, а отрицательное по положительной.В режиме цифрового интегрирования содновременным умножением на постоянный коэффициент меньше единицы по шине 17 55 через узел 5 в узел 2 заносятся начальныеданные, по шине 23 в регистр 11 заносится постоянный коэффициент, а по шине 20 в регистр б - соответствующий код.Приращения...

Номер патента: 651370

Опубликовано: 05.03.1979

Автор: Калинин

МПК: G06J 1/00

Метки: многофункциональный, цифро-аналоговый

...разрядов М кода И определяетблока, в вторые входы соедййены с соот- .номер текшего подйнтэрвала задания ар-.49ветствующим выходом дещифратора кода гумента при кусочно-линейной аппроксифуиюМи, поВацоченн 6 го вхоВМй через мацни, Количество подйитервалов равнораистр кода функции к входной шине чйсйф два в степени, соответствующеймиогофункциойальиого преобразователй, числу старших разрядов двоичного кодащичем выходы всех управляющих матриц Й 1. Выходй блока 4 соединены спервыугловых коэффициентов соединены с вхо-, . ми входамИэлементов И ряда групп 14.дами Ьторого Регистра и входом тригге- Число групп 14 равно числу воспроиэвора знак, а выходы всех управляющих димых фуйкций, а число элементов И вматриц ординат подключены к входамкаждой...

Номер патента: 651371

Опубликовано: 05.03.1979

Авторы: Головко, Тарануха

МПК: G06J 1/02

Метки: интегратор, цифровой

...7,а ее порядок в счетчик 6.В блоке 8 анализируются старшие(двв из них знаковые) разряды мантиссыподынтегральной,функции и на основаниианапиза вырабатываются сигналы воэможности нормализации мантиссы подынтеградьной функции влево и необходимости нормализации функции вправо.Сигналы возможности нормализации влево вырабатываются блоком 8, если в результате анализа окажется, что в старших разрядах функции все нули (единицы), и если поступит на вход 18 сигнап увеличения веса приращения пере-менной интегрирования, а при отсутствии последнего сигнал нормапиэациивлево не вырабатывается,По сигналу" нормализации впевосхемой 9 запрещается выдача сигналаувеличения веса выходного приращения,и в регистре 7 осуществляется сдвигкода подынтеграпьной...

Номер патента: 656077

Опубликовано: 05.04.1979

Автор: Пустыльников

МПК: G06J 1/00

Метки: кода, функциональный, частоту

...видею:К -Щ- Е(Ю 1где К- Функция, обратная функ 65 ции К(и), то есть характеристика преобразования предложенного устройства определяется функциональнымизависимостями, реализуемыми элементами 2 и 3, и взаимный подборэтих зависимостей, а также величиныотношения 1 п ( и 2, позволяет получитьразные нелинейные Функции преобразования кода в частоту без существенного усложнения схем указанныхэлементов, а, следовательно, и всегО устройства. Например, при реализации зависимости вида функции отФункции, каждая иэ которых воспроизводится достаточно просто, однаиз этих функций может быть реализована характеристикой К, а другаяхарактеристикой Г(М),В дополнительной схеме (Фиг.2)аналогично обеспечивается равновесное состояние, при которомимеет место...

Номер патента: 661572

Опубликовано: 05.05.1979

Автор: Тарануха

МПК: G06J 1/02

Метки: интегратор, цифровой

...-м шаге.В элементе 2 анализируются единичные и нулевые разряды порядка приращения П;, ) до знакового разряда.10 5 20 28 ЗО 45 55 При наличии в порядке единиц и нулей элементом 2 вырабатывается сигнал разрешения, который поступает на входы элементов И 18, 19, 20, 21 и квантователя 15 и длится до окончания интегрирования, а при наличии только единиц вырабатывается сигнал запрета. По знаковому разряду входного прирашения из устройства управления подается сигнал выделения знакового разряда приращения на вход 25 блока б, дешифратора 13, блока 4, преобразователя 16. По этому сигналу перезаписывается из блока 4 в счетчик 7 вычисленная разностьпорядков. В блоке б анализируетсязнак разности порядков и в зависимости от него вырабатываются...

Номер патента: 662950

Опубликовано: 15.05.1979

Авторы: Бакуменко, Белецкий, Дринь, Крыжановская, Кулик

МПК: G06J 1/00

Метки: гибридное, дифференциальных, решения, систем, уравнений

...которыхподключены соответственно к первомуи второму входам второго сумматора,третий вход которого через первыйблок памяти подключен к первому выходу циФрового вычислительного блока,третий вход которого подключен квыходу третьего сумматора, соединенного через второй интегратор с четвертым входом циФрового вычислительного блока и с первыми входами третьего и четвертого коммутаторов, выходыкоторых подключены соответственно кпервому и второму входам четвертогосумматора, третий вход которого черезвторой блокпамяти подключен к первому выходу цифрового вычислительногоблока, второй выход которого подсоединен к первому входу аналоговогорешающего блока и ко входам третьегои четвертого блоков памяти, выходкоторого подключен к первому входутретьего...

Номер патента: 667974

Опубликовано: 15.06.1979

Авторы: Беличко, Брюхомицкий, Шпилевский

МПК: G06J 1/02

Метки: детерминированно-вероятностный, интегратор

...переменной интегрирования соединенпоследовательно с блоком 14 второйразности переменной интегрирования.Первый вход блока 13 подключенко входу 8 интегратора, второйвход - ко входу 5 интегратора, второй вход блока 14 соединен со входом9 интегратора, а выход - с пятымвходом блока 7. В основу алгоритма предлагаемогоинтегратора положены выражения (1),7 уд) и (,;(4)В блоке 13 приращение У (х;), сравниваясь со случайными числамир(, в соответствии с методом Монте-Карло, преобразуется в вероятностную последовательностьо (у.,) что соответствует л, 5 ал(ф. 1) фгоритма (5) . Блок 14 выполняет алгебраическое сложение последовательности ,(, поступающей на второй вход со входа 9 интегратора, и последовательности( , поступающей на первый вход этого...

Номер патента: 670942

Опубликовано: 30.06.1979

Авторы: Авдеев, Фрадкин

МПК: G06J 1/00

Метки: вычислительная, комбинированная

...если оно известно), либо наоснове информации при достижении заданной точности со стороны решающих блоков.Первый коммутатор 13 соединяет выходы решающих блоков 8, - 8 с входамиблока 14 памяти по сигналу распределителя 16,10 15 20 25 30 35 40 45 50 55 60 Блок 14 памяти состоит из регистров20 о - 20 предназначенных для приема хранения и выдачи промежуточных результатов моделирования сеточной области с помощью решающих блоков 8, - 8.Второй коммутатор 15 предназначен длясоединения по сигналу с распределителя 16 выходов двух рядомстоящих регистров 20; 20; блока 14 памяти с входами крайних решающих блоков 8 о и 8 соответственно, причем по первому сигналу распределителя коммутируются выходы регистров 20 о, 20 по второму - выходы...

Номер патента: 674051

Опубликовано: 15.07.1979

Авторы: Бакуменко, Крыжановская, Кулик, Мазурчук, Пухов

МПК: G06J 1/00

Метки: алгебраических, решения, систем, уравнений

...работает следующимоб азом,рНа аналоговом блоке 2 вычисления прираще 0иий устанавливается (набирается) схема, моделирующая исходную систему;1(х) = О. (1)Счетчик 10 по сигналам от цифрового блока 1 вычисления переменных на первой итерации записывает в триггер 9 едййицу, а на второй и последующих итерациях - нули. Сумматоры 5 по входам, содержащим коммутаторы 6,выполняют суммирование с единичным коэффиВИВВ ЫМ 4 Фщ 4 4циентом, а по входам с коммутаторами 7 с коэффициентом 0 ( 11(1,На первой итерации триггер 9 находится вединичном состоянии, на его прямом выходеимеется высокий потенциал, коммутаторы 6замкнуты, коммутаторы 7 разомкнуты, В ячейки памяти 3, 8 записаны нули, Устройство напервой итерации решает систему:(у) =0, (2)Решение...

Номер патента: 674052

Опубликовано: 15.07.1979

Автор: Авдеев

МПК: G06J 1/02

Метки: интегрирующая, структура, цифровая

...содержит: массив чис.ловой инфо ации (значения подынтегральнойк первому и второму выходам комбинированно- ловой информ(го запоминающего блока второ 1 т вход накопи- функции), массий коммутационной информации1тели через дешифратор соединен с выходом счет. (программу коммутации) икоды управления,чика, первый,и второй входы которого подклю- определяющиевремя решения интегрирующейченык третьему и четвертому входам комбини- " структуры- и управляющие сигналы (пуск, сброс,рованного запоминающего блока, управляющие останов),:входы всех узлоВ комбинированного запомина- ВводкодоВ управлеНИЯ ПроИзвоДится в блокющего блока соединены соответственно с первым 45 управления 13, Ввод числовой информации вы.и вторым выходами у урдами узла...

Номер патента: 680001

Опубликовано: 15.08.1979

Авторы: Гузик, Евтеев, Каляев, Криворучко, Крюков

МПК: G06J 1/02

Метки: интегрирующая, структура, цифровая

...блока вывода, Йвыходов блока памяти соединены соотвественно с четвертыми входами И решающих блоков, вторые выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого подключен квходу блока управления,Блок-схема предлагаемой цифровой итегрирующей структуры представлена нвчертеже.В состав интегрирующей структуры в,дят блок 1 ввода, блок 2 памяти, решающие блоки 3, коммутатор 4, блок 5 управления, блок 6 вывода, элемент ИЛИРешение задач на структуре эсушестляется приближенными методами численного интегрирования. Результаты решениполучаются в виде числовых значений искомых величин через равные интервалывремени, определяемые заранее выбранным шагом решения.На входы решающих блоков информаф фции подается в виде...

Номер патента: 682914

Опубликовано: 30.08.1979

Авторы: Жестовский, Орлов, Школин

МПК: G06J 3/00

Метки: аналого-цифрового, каналов, коммутатор, преобразования

...18 коммутатора.Коммутатор работает следующим образом.В режиме измерения выходы блока 1 сравнения подключаются к выходу 1 б коммутатора с помощью дешифратора 5. Режим контроля осуществляется при подаче кода контроля на входные шины 13 дешифратора 5. При этом кольцевой сдвигающий регистр 8 переходит в первое состояние, Регистр 3 устанавливается в состояние, которое соответствует минимальному напряжению на выходе преобразователя код - напряжение 4. При правильной работе блока на его выходах должен установиться низкий уровень напряжения. При этом низкий уровень установится и на выходе элемента И в И 7. Далее сдвигающий регистр 8 переводится во второе состояние, соответствующее 1 на втором выходе. Регистр 3 устанавливается в состояние,...

Номер патента: 687452

Опубликовано: 25.09.1979

Авторы: Боюн, Козлов, Тракай

МПК: G06J 1/02

Метки: интегральных, решения, уравнений

...узлов 4 выделе.п;я приращений, группу ревсрсивных счетчи. ков 5, коммутатор б,регистр 7., блок 8 управ. ления.Устройство работает следующим образом.Перед началом работы начальное приближение функции заносится в реверсивные счетчики 5, а соответствующее ему значение невязок - 10 1 в сумматоры 3. В регистр 7 заносится число разрядов сдвига, которое гостоянно подается на управляющие входы коммутаторов 2, При выполнении очередной итерации по сигналу, с блока 8 узлы 4. вьщеляют приращения, кото рые поступают на соответствующие сумматоры 3, на коммутатор б и на соответствующие ревер сивные счетчики 5, где суммируются со значениями функции, полученными на предыдущей итерации. Но команде с блока 8 генераторы 1 20 выдают значения функций,...

Номер патента: 691890

Опубликовано: 15.10.1979

Автор: Авдеев

МПК: G06J 3/00

Метки: вычислительной, интегрирующей, машиной, связи, электронной

...решающих блоков, определяе мых видом дифференциальных уравнений.Ввод начальных значений подинтегральной функции из ЭВМ в блок эапомина" ния информации 12 выполняется следую щим образом. Предварительно командойввода-вывода ЭВМ передается командакоммутации в блок дешифрации адреса 5,код операции которой определяет адрес ячейки памяти блока запоминания информаВвод (вывод) информации из ЭВМосуществляется по шинам интерфейса 2через блок сопряжения .1. Блок сопряжения 1 осуществляет непосредственноевзаимодействие с ЭВМ, преобразует по-,следовательность сигналов интерфейса икоды команд ввода-вывода ЭВМ в сигналы управления, необходимые для работы интегрирующей машины, хранит кодыкоманды ввода - вывода и состояния,декодирует и опознает...

Номер патента: 691891

Опубликовано: 15.10.1979

Автор: Каллиников

МПК: G06J 3/00

Метки: дифференцирующее, часточно-импульсное

...поразрядные выходы котороэлементов И дополнительной группы, вто- го подключены к первым входам элеменрой вход первого триггера и входы об- тов И пятой группы 18, соединенных вынуления регистра памяти и дополнитель91 6импульсами, равных текущим периодам Твходной частоты 1. В конце каждо"ьяго периода входной частоты в счетчике 12 образуется код, пропорциональный заканчивающемуся периодуф,= -т.Т 1Этот код перед установкой счетчика 12 в начальное положение переписывает ся через группу элементов И 20 в предварительно очищенный регистр памяти 14, где хранится до окончания следую щего периода, Первый импуль частотывызывает переполнение счетчиково3, 4, 5, выходные импульсы которых через соответствующие группы элемен тов 8, 9, 10 переписывают...

Номер патента: 696498

Опубликовано: 05.11.1979

Автор: Ткачев

МПК: G06J 3/00

Метки: аппроксиматор, линейный

...12. 2 оНедостатком прототипа является его сложность, поскольку в качестве блока управления обычно используется универсальная ЭВМ. Изобретение относится к области вычислительной техники, к устройствам обработки графической информации,Известны линейные аппроксиматоры,содержащие блок считывания информации,5блок управления, регистры и логическиеэлементы1.,В известных устройствах обработкаинформации ведется отдельно порциями,поэтому во-первых, они имеют значительный объем памяти, а, во-вторых, отрезкиаппроксимации не могут быть больше определенной длины. Айие( На фиг, 3. изображена структурная схема аппроксиматора; на фиг. 2 представлены временные диаграммы его работы, которые поясняются фиг. 3,Аппроксиматор содержит блок 1 считывания...

Номер патента: 696499

Опубликовано: 05.11.1979

Авторы: Бочарова, Мулеванов, Осипенко, Тимофеев

МПК: G06J 3/00

Метки: многоканальный, нерекурсивный, фильтр

...аналог-частота 8, преобразователь "частота-аналог" 9, каждый каналблока 2 включает две ячейки 101, 10 ясодержащие конденсаторы 11, 11, коммутирующие элементы 12, 1.2, 1313, 14, 142 и операционный усилитель15 вход 16 и выход 17 фильтра,Фильтр работает следующим образом.Входной аналоговый сигнал поступаетв преобразователь 8, где происходит усиление и преобразование средней частотысигнала, который затем поступает нввход дискретно-аналогового блока 2 задержки, в котором происходит преобразование аналогового сигнала в ступенчатую функцию с шагом ступеньки д, который определяется теоремой отсчета Котельникова, и задержка его в каждомканале на время Ь 1,,цля примера рассмотрим работу одного канала, твк как работа . всех остальных каналов...

Номер патента: 698017

Опубликовано: 15.11.1979

Авторы: Балашов, Кузьмин, Куприянов

МПК: G06J 1/02

Метки: интегратор, цифровой

...блока 1, а второеинформационное сечение (ИС 2) и счетчик 10обнуляются. Функцией цифрового интегратораявляется обеспечение на выходе 4 серии сигналов, число которых определяется значениемподынтегральной функции, записанной в ИС 1.В первом такте с первого выхода генератог 5ра 7 на второй вход сумматора 3 поступает"1", подается сигнал с третьего выхода генератора 7 на первый управляющий вход блока1, обеспечивая режим "Чтение по адресу,установленному на счетчике 10. Посколькузосчетчик перед началом работы обнуляется, тона первый вход сумматора 3 и первый прямой вход элемента И 2 поступают нулевоезначение первого разряда ИС 2 и значение старшего разряда ИС 1 соответственно, На первомЗ 5выходе сумматора 3 формируется значениесуммы, равное...

Номер патента: 702388

Опубликовано: 05.12.1979

Авторы: Выдолоб, Горнущенков, Жаворонков, Игнатова, Купцов, Лапенко, Преснухин, Шишкевич

МПК: G06J 3/00

Метки: функциональный, цифро-аналоговый

...функциональнаясхема ИАП,ИАП содержит первый операционныйусилитель 1, ко входу которого подключен входной масштабный резистор 2, ипервый цифровой управляемый резистор 3,. В обратной связи усилителя 1 включенпервый масштабный резистор 4. Нре-,образователь содержит второй операционный усилитель 5 со вторым масштабнымрезистором 6 в обратной связи и второйцифровой управляемый резистор 7, Крометого, на чертеже обозначены аналоговыйвход 8 преобразователя, цифровой вход 9и выход 10 преобразователя,Иифровой управляемый резистор 3 содержит ключи 11 оп 1 и две группыразрядных резисторов 120 12 и13 о - 13, выполненных по структуре ЯИифровой управляемый резистор 7 со-.держит ключи 14- 14 и две группыразрядных резисторов 15 о - 15, 2 и 16 о-16...

Номер патента: 703840

Опубликовано: 15.12.1979

Авторы: Гузик, Криворучко, Крюков

МПК: G06J 1/02

Метки: вычислительное, интегрирующей, структуры, цифровой

...Все эти действийвыполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет рав-ным нулюЕсли же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного масштабного сигнала со входа 19. На вход 19 данного вычислительного уст-: ройства поступают масштабные сигналы с выходов 18 тех последующихфф вычислительных устройств, входы 15 которых соедййены с выходом данного вычислительного устройства. Этот сигнал осуществляет контроль за выходом приращения за младшие разряды мантиссы подынтегральной функции. И если хбтя бы в одномиз 1 фпоследующихф устройств, соединенных с данным, появится этот сигнал, то он поступит на вход 19 и яа вход узла 1.2 данного устройства....

Номер патента: 705478

Опубликовано: 25.12.1979

Авторы: Антоничев, Борисенко, Владимиров, Пьявченко, Чесноков

МПК: G06J 1/02

Метки: вычислительное

...в регистре 8 осуществляетсясдвиг ийформвции на двв разряда вправо,В третьем цикле операции содержимоерабочей ячейки результата 1 2 (константа 11,1100 считывается в реся два старших разряда подкоренноговыражения, Нв,основе записанной в первом цикле ойервции в триггер знака суммы 22 единицы (энякв константы 11;1100) на элементе 2 И-ИЛИ 20 вырвбатыввется потенциал, открывающий цепьх (+1) коммутатора-умножителя 6 и насумматоре 3 выполняется сложение содержимого регистров 1 и 5. Полученная40 сумма через регистр 4,.блок умножения на масштабный коэффициент 2119 (по цепи х 2 ) элемент ИЛИ 23, элемент.22 И-ИЛИ 21, коммутатор записи 15 засылается в ОЗУ в регистр 12. Знак полученной суммы записывается в триггер знака 22 и управляет цепями х(+1) и.х...

Номер патента: 706856

Опубликовано: 30.12.1979

Авторы: Данильчук, Капицкий

МПК: G06J 3/00

Метки: функциональный, цифро-аналоговый

...- к аналоговым входам цифроаналоговых множительных блоков,На чертеже представлена блок-схема 15преобразователя.Цифроаналоговый функциональный преобразователь содержит генератор 1 ортогональных функций (например, функцийУолша), подключенный входом к шине 2 20ввода кода аргумента, а выходом - каналоговым входам цифроаналоговых множительных блоков 3, соединенных цифровымивходами с выходами блока 4 памяти, вход которого подключен к шине 5 .2"ввогч кода функции. Выходы группы блоков3 соединены с входами сумматора 6,, подклюЧенного выходом к выходной шине 7. Г 1водится сигнал, нропориионюпэный, значе". нию требуемой функции от:заданного аргумента.Суммирование может производиться с постоянными и равными весовыми коэффипиентами.Число функций,...

Номер патента: 708370

Опубликовано: 05.01.1980

Авторы: Домбровский, Пискун

МПК: G06J 3/00

Метки: знака, изменяющихся, производной, сигналов

...величине задержки элемента задержки 7.По мере снижения уровня входного сигнала на входе 14 происходит изменение уровня входного сигнала с высокого до низкого, которое поступает непосредственно и через элемент задержки 7 и элемент НЕ 5 на входы элемента ИЛИ-НЕ 1 О, на выходе которого формируется Знак .-, длительностью З равный величине задержки,2, При работе устройства с блоком аналого-цифрового преобразователя на управляющий вход 12 поступает сигнал высокого потенциала, разрешающий прохождение импульсов через элементы И 40 8 и 9 с предыдущего информационного входа 13 на вход элементов ИЛИ-НЕ 10, 11С поступлением входного сигнала на вход 13 с первого (младшего) раз ряда аналого-цифрового преобразователя и на вход 14 со следующего...

Номер патента: 711593

Опубликовано: 25.01.1980

Автор: Дауров

МПК: G06J 3/00

Метки: процессор, управляющий

...с управляющими входами дополнительных коммутаторов 7,с коммутатором входных сигналов 1.и с цифровым запоминающим блоком 3.Работа управляющего процессораорганизована следующим образом.Б переменных Н УИ с выхода объекта, управленияи М управляющих воздействий Ц Оц с выхода управляющегопроцессора подается на вход коммутатора входных сигналов 1, образуямножество входных переменных управляющего процессора, Коммутатор5 входных сигналов 1 последовательноподключает входные переменные нааналоговый вход преобразователякода в напряжение 2 (вход опорного напряжения), на цифровой вход1 О преобразователя кода в напряжение2 подаются постоянные числа матрицы1 Я 1, р И) 1 из цифрового запоминающего блока 3, В результате.преобразования на выходе...

Номер патента: 714427

Опубликовано: 05.02.1980

Автор: Тер-Авакян

МПК: G06J 3/00

Метки: программно-управляемый, фунциональный

...кода приемногорегистра 1 с кодами регистров 17 блока 2,начиная с кода первой точки аппроксимации,причем вход 32 первого формирователя 18соединен с логическим нулем, Сравнение кодовлриемного регистра 1 н данного регистра 17блока 2 происходит нораэрядно, начиная состаршего разряда. Разряды сравниваются в схеФмах сравнения 31. При равенстве кодов данного старшего разряда, т.е. при неопределенности результата сравнения, 1" формируется на714427обоих выходах 33 и 34 схемы сравнения 31, мого кода, на остальных выходах которого -С выхода 34 "Т" поступает на вход элемен., "О",та И 28, а с выхода 33 - на разрешающий Сигнал с выхода блока 6 поступает на совход 35 последующей схемы 31 сравнения, в ответствующий вход блока 8 ключей (фиг....

Номер патента: 720427

Опубликовано: 05.03.1980

Авторы: Данчеев, Ермаков, Кузьмин, Смирнов

МПК: G06J 1/02

Метки: интегратор, цифровой

...и - число разрядов блока 1 и регистра 4, Приращения Ь у и ь 1 подаются на входы блока 1 и блока итераций 3 в первом такте итерации, когда на второй вход сумматора 5 подается значение младшего разряда регнста 4 . в котором хранится значениерантекущего времени С. В блоке 1 в ко -цв каждой итерации образуется текущее значение подынтегральной функцииУ =Е. лУй),Е1а в сдвиговом регистре 4 (при нулевом начальном значении) " текущеезначение времени1= Г ь,Ь),с,Если на некотором такте итерации31 11на выходе регистра 4 появился 0 , 26а на первом выходе сумматора 5 образовалась 1, то элемент И 2 отпирается и пропускает на выход устройства от блока 1 очередное значениег(М,25Напоследовательности итераций1, 2, 3, 4.выходной поток приращений...

Номер патента: 721837

Опубликовано: 15.03.1980

Авторы: Кочкарев, Ратушняк

МПК: G06J 3/00

Метки: многоразрядное, множительное

...входы устройствапоступают сигналы, несущие информациюо многоразрядных сомножителях М иввиде несинусоидальных сигналов, ортогональные составляющие которых вдвоичной системе счисления пропорцио нальны веЛичинам соответствующих разрядов чисел К и Ч, Таким образом,величины Х ипредставлены в ортогональной системе кодирования, причемв качестве ортогонального базиса приняты функции Хаяра одинакового ранга,взятые по абсолютной величине. Регистр 1управляется генератором ортогональныхсигналов 9 тактовой частотой Упричем длительность такта должна бытьравна длине интервала времени, на котором функции Хаара, принятые для кодирования информации, отличны от нуля.Сомножительзаписывается в триггерах 10, начиная с младшего разряда.Разрядная...

Номер патента: 728139

Опубликовано: 15.04.1980

Авторы: Выдолоб, Лапенко

МПК: G06J 3/00

Метки: функциональный, цифро-аналоговый

...к разрядному входу преобраэователя, и масштабного резистора 4.Выход цифройого управляемого резистора соединен с входом операционногоусилителя 5, охваченного отрицательной обратной сняэью посредством 15масштабного резистора 6Выход операционного усилителя 5 через входноймасштабный резистор 7 подключенк входу операционного усилителя 8,охваченного отрицательной обратной 20связью посредством масштабного резистора 9, Вход операционного усилителя 8 через входной масштабныйрезистор 10 подключен к входупреобразователя,В Функциональном цифроаналоговом преобразователе на фиг.2 в качестве операционного усилителя 5применен дифференциальный операционный усилитель, к неинвертирующемувходу которого подключен выход цифро- З 0ного управляемого резистора...

Номер патента: 731445

Опубликовано: 30.04.1980

Авторы: Баду, Марков, Низяев, Смирнов

МПК: G06J 3/00

Метки: аналоговой, блоков, вычислительной, коэффициентов, передачи

...Идущие с,его выхода импульсы проходят счетчик 9 и преобразуются на выходе дешифратора 4 в напряжение, поступающее на соответствующие элементы И 3. На другие, входы элементов И 3 подается папряжение,из регистра б адреса цифровой вычислительной машины.Количество разрядов этого регистра равно количеству кадоуправляемых резисторов 1. После необходимых расчетов, которые производит ЦВМ, подается информация на соответствующие разряды регистра 6 адреса, Поскольку каждый разряд этого регистра связан с элементами И 3, то на входы их поступает сигнал с разрядов регистра б адреса, осуществляя тем самым выборку того кодоуправляемого сопротивления, на котором должно быть изменено значение коэффициента, передачи.При совпадении сигналов с выхода...