Решающий блок цифровой интегрирующей структуры

Союз Советских Социалистических Республик(43) Опубликовано 28,02.79, Б 1),ц 1.Кл." С 06 3 1 Я 2 Государстввнный комнт оллетень Мсания 08.05.7968:.8(п 88 8) лам изобретений открытии 5) Дата опубликования оп 2) Авторыизобретения ляев, В. Ф. Гузик, Р. М. Крюков, И. М, Криворучко и В. Н. Максименко(71) Заявител аганрогскии радиотехническии институт им. В. Д. Калмыкова54) РЕШАЮЩИЙ БЛОК ЦИФРОВОЙ ИНТЕГРИРУЮЩЕЙ СТРУКТУРЫИзобретение относится к области выпслительной техники и предназначено для использования в цифровой интегрирующей структуре.По основному авт. св. Ло 551669 извес тен решающий блок цифровой интегрирующей структуры.Для такого решающего блока характерна недостаточная производительность.Целью изобретения является повышение 10 производительности.Поставленная цель достигается тем, что в решающий олок дополнительно введены узел умножения, сумматор частичных произведений, регистр частичных произведений, дешифратор, регистр постоянного коэффициента, причем первые и вторые входы регистров постоянного коэффициента и частичных произведений соелптеы соответственно с шиной сброса и шиной выработки независимой переменкой. Третий и четвертый входы регистра постояного коэффициента соедпыс:и соответственно с шиной выбора номера решающего блока и с шиной ввода постоянного коэффициента. Выход 25 регистра постояно о коэффициента соединен с пятым вхолом этого регистра и первым входом дополнительного узла умножения, второй вход и выход которого соединены соответственно с выходом узла настройки З 0 и первым входом сумматора астиыцх и;,чизведении Второп вход и выход которо осоединены соответс;-:по с выплон регистра частичных произведены ) и третьим входом регистра частиыых произведений, входом дешифратора, вцхол которого соелпнен с входом узла ыастро :к;.На чертеже показана структурная схемапредлагаемого бло;,з.Решающий блок содержит сумхвтор 1входных прпрацеы.й. узел 2 обоазоваыпяполынтегральыой ф,:-кц ш, узел 3 уыожеыпя, узел 4 образования остатка интеграла,узел 5 масштабирования, регистр б хранения кода операц й, узл 7 выделе:пя выходных приращений, узел о выполненияоперации ограничен я, узел 9 выполнениязнаковой функции, узел 11 настройки, чсгстр 11 постоянного коэг 1 рыжиета,; зол 1умножения, сумматор И зстЦнтх произведений, регистр 11 част:1прои;велений, дешифратор 1 з, " у 1 б сброса, нину17 ввода начальньх зыач: - нпй. шину 1 выбора номера роша он. го б локз, шпио 13 выработки независимой персзы,о, шину 20занесения кола операцп, вцходную нину21, шгпу 22 пересолепя, шпыу Л кволапостоянного коэффпн ента,Узел 2 состоит пз сумматора полцытгральной функи:., зыхолц которого срезрегистр подынтегральной функции и элемент задержки соединень. со своими входами, узел 4 - из сумматора остатка интеграла, выходы которого через регистр остатка интеграла и элемент задержки соединены со своими входами.Рассмотрим работу решающего блока во всех режимах.В режиме цифрового интегрирования по шине 17 через узел 5 в узел 2 заносятся начальные данные, а в регистр б записывается соответствующий код, Структура решающего блока настраивается на выполнение операции численного интегрирования.Приращения подынтегральной функции в виде постоянных сигналов + 1 или- 1 по шине 17 через узел 5 поступают на вход сумматора 1. Полученная в сумматоре 1 сумма приращений поступает на вход узла 2, где происходит ее суммирование со значением подынтегральной функции предыдущего шага решения, и полученное новое значение подынтегральной функции поступает на вход узла 3. В узле 3 образуется произведение значения подынтегральной функции на приращение независимой переменной, которое по шине 19 через узел 10 поступает на второй вход узла 3.В узле 4 происходит сложение полученного после узла 3 неквантованного приращения интеграла с остатком интеграла предыдущего шага и происходит образование нового значения остатка интеграла, а полученная сумма поступает через узел 10 в узел 7, где по сигналу, поступающему по шине 19, происходит выделение квантованного приращени,. интеграла, которое через узел 1 О поступает на шину 21.В режиме суммирования в узел 2 записывается нуль, а в регистр б записывается соответствующий код. Структура решающего блока настраивается на выполнение операции суммирования.Приращения подынтегральной функции по шине 17 через узел 5 поступаот на вход сумматора 1. Полученная в сумматоре 1 сумма приращений запоминается в узле 2 и поступает через узел 10 на вход узла 7. Узел 7 в режиме суммирования производит анализ модуля и знака поступающего значения суммы приращений и выдачу приращений со знаком суммы приращений (если значение суммы приращений не равно О) через узелО на шину 21 и с обратным знаком - на вход сумматора 1, где они складываотся с приращениями подынтегральной функции.В режиме операции ограничения по шине 17 через узел 5 в узел 2 заносятся начальные данные, а по шине 20 в регистр б - соответствующий код. Структура решающего блока настраивается на выполнение операции ограничения.Приращения подынтегральной функции по шине 17 через узел 5 поступают на вход сумматора 1, Полученная в сумматоре 1 сумма приращений поступает в узел 2, где она суммируется со значением подынтегральной функции предыдущего шага и по 5 лученное новое значение подынтегральнойфункции через узел 10 поступает,в узел 7 выделения выходных приращений, который анализирует модуль и знак поступившего числа и в случае положительного его значения выдает приращения на вход узла 8, на второй вход которого поступает приращение машинной переменной с шины 19. Узел 8 пропускает приращения машинной переменной через узел 10 на шину 21 в том случае, если с выхода узла 7 на вход узла 8 поступают приращения, т. е, когда значение подынтегральной функции положительно.В случае отрицательного значения подынтегральной функции узел 7 не выдает при ращения, и узел 8 не пропускает приращения машинной переменной на шину 21.В режиме функции знака по шине 17 через узел 5 в узел 2 заносятся начальные данные, а по шине 20 в регистр б - соот ветствующий код, Структура решающегоблока настраивается на выполнение функции знака.Приращения подынтегральной функциипо шине 17 через узел 5 поступают на вход зо сумматора,1, Полученная в сумматоре 1сумма приращений поступает в узел 2, где она суммируется со значением подынтегральной функции предыдущего шага, и полученное новое значение подынтегральной 35 функции через узел 10 поступает в узел 7,который анализирует знак и модуль поступившего числа и выдает приращения со знаком поступившего значения подынтегральной функции на вход узла 9, на второй вход которого поступает приращение машинной переменной с шины 19. Узел 9 пропускает приращения машинной переменной через узел 10 на шину 2 без изменения в случае, если значение подынтегральной функции положительно. В случае отрицательного значения подынтегральной функции узел 9 производит переадресацию приращений машинной переменной, т, е. положительное приращение поступает по отри О цательной шине, а отрицательное по положительной.В режиме цифрового интегрирования содновременным умножением на постоянный коэффициент меньше единицы по шине 17 55 через узел 5 в узел 2 заносятся начальныеданные, по шине 23 в регистр 11 заносится постоянный коэффициент, а по шине 20 в регистр б - соответствующий код.Приращения подынтегральной функции 50 поступают по шине 17 через узел 5 на входсумматора 1, Полученная в сумматоре 1 сумма приращений поступает в узел 2, где она суммируется со значением подынтегральной функции предыдущего шага, и по лученное новое значение подынтегральной20 30 35 40 45 50 55 60 функции поступает на вход узла 3. В узле 3 образуется произведение значения подынтегральной функции на приращение независимой переменной, которое по шине 19 через узел 10 поступает на второй вход узла 3.В узле 4 осуществляется сложение полученного после узла 3 неквантованного приращения интеграла с остатком интеграла предыдущего шага и происходит образование нового значения остатка интеграла, а полученная сумма поступает через узел 10 в узел 7, где по сигналу, поступающему по шине 19, выделяется квантованное приращение интеграла, которое через узел 10 проходит на вход узла 12, на второй вход которого поступает значение постоянного коэффициента из регистра 11.В сумматоре 13 происходит суммирование полученного после узла 12 значения приращения интеграла, умноженного на коэффициент, с частичным произведением прирагцения интеграла на коэффициент, которое поступает из регистра 14, Полученное в сумматоре 13 новое значение частичного произведения поступает на вход регистра 14 и на вход узла 15, который анализирует знаковые разряды поступившего числа и в случае их переполнения выдает квант произведения,Квант произведения постоянного коэффициента на приращение интеграла из узла 15 через узел 10 поступает на шину 21.В режиме умножения на коэффициент, больший единицы, в узел 2 записывается нуль, в регистр 11 - величина, обратная коэффициенту, а в регистр 6 - соответствующий кол.Приращения подынтегральной функции по шине 17 через узел 5 поступают ца вход сумматора 1. Полученная в сумматоре 1 сумма приращений запоминается в узле 2 и поступает через узел 10 на вхол узла 7. Узел 7 в этом режиме производит анализ модуля и знака поступающего значения суммы приращений, и если значение суммы приращений це равно нулю, то узел 7 выдает через узел 10 на шину 21 приращения со знаком, соответствующим значению суммы приращений и одновременно это приращение подается в узел 12. Оцо поступает ца шину 21 и в узел 12 ло тех пор, пока сумма частичных произведений в сумматоре 13 не станет равной 1,0. Е 1 о так как значение регистра 11 равно 1/К где К - значение коэффициента, то сумма частичных произведений становится равной 1,0 после того, как узел 7 выдает на вход узла 12 и на шину 21 К приращений. Когда значение суммы частичных произведений становится равнь.м единице, узел 15 выдает одно приращение (квант произведения) со знаком, обратным выходному приращению, Это приращение поступает через узел 10 и сумматор 1 в узел 2, где вычитается из значения суммы приращений. Если в этом случае значение суммы приращений становится равным нулю, то узел 7, проанализировав вновь значение суммы приращений, перестает выдавать выходные приращения, Таким образом, в данном режиме за один шаг решения решающий блок вместо одного приращения выдает К приращений, т. е. производит умножение входного приращения на коэффициент К.В режиме численного интегрирования с одновременным умножением на постоянный коэффициент больше единицы в узел 2 заносятся начальные данные, в регистр 11 - величина, обратная коэффициенту. а в регистр б - соответствующий код,Приращения полынтегральной функции по шине 17 через узел 5 поступают на вход сумматора 1. Полученная в сумматоре 1 сумма приращений поступает на вход узла 2, гле происходит ее суммирование со значением полынтегральной функции предыдущего шага решения, ц полученное новое значение полынтегральной функции поступает на вход узла 3. В узле 3 образуется произведение значения полынтегральной функции на приращение независимой переменной, которое по шине 19 чсрез узел 10 поступает на второй вход узла 3. В узле 4 осуществляется сложение полученного после узла 3 неквантованного приращения интеграла с остатком интеграла предыдущего шага и происходит образование нового значения остатка ццтсграла, а полученная сумма поступает через узел 10 в узел 7. В случае, если значения величины, поступившей на вход узла 7, будут . 1,0, то узел 7 по сигналу, поступающему по шине 19, вылает квантованное приращение интеграла, которое чсрез узел 10 поступает на шину 21 выхода решающего олока и олцовременно через узел 10 ца вход узла 12, на второй вход которого поступает коэффициент из регистра 11. Это приращение на шине 21 н ца входе узла 12 удерживается в течение К итсраццй, т. с. пока сумма частичных произведений в сумматоре 13 це станет равной 1,0. Тогла узел 15 анализа частичны.; произведений выдает одно приращение, которое через узел 10 поступает на вход узла 7 ца установку его в цсхолцос состояние, и узсл 7 псрсстаст вылазать приращения. Таким образом, в этом режиме в течение одного шага решения узел 7 вместо одного приращения интеграла выдаст ца шину 21 выхода решающего блока К приращений, т. е. получаемое в процессе интегрирования приращение интеграла умножается на коэффициент К. Предлагаемый блок повышает быстродействие прц незначительном увеличении оборудования.650085 Формула изобретения Составитель Л, Крюков актор Е. Караулова Текред А. Камышиикова Корре:тор И. Симкина,1 о Тираж 779комитета СССР по делам изобретений 1 осква, )К, Раушская наб д. 4/5 аказ 23/172 И НПО Государствениог 113035, Поди исоткрытий ип. Хары. фил. пред. Патент Решающий блок цифровой интегрирующей структуры по авт. св, Л 5516 б 9, отличающийся тем, что, с целью повышения производительности, в него дополнительно введены узел умножения, сумматор частичных произведений, регистр частичных произведений, дешифратор, регистр постоянного коэффициента, причем первые и вторые входы регистров постоянного коэффициента и частичных произведений соединены соответственно с шиной сброса и шиной выработки независимой переменной, третий и четвертый входы регистра постоянного коэффициента соединены соответственно с шиной выбора номера решающего блока и шинбй ввода постоянного коэффициента, выход регистра постоянного коэф фициента соединен с пятым входом этогорегистра и первым входом дополнительного узла умножения, второй вход и выход которого соединены соответственно с выходом узла настройки и первым входом суммато ра частичных произведений, второй вход ивыход которого соединены соответственно с выходом регистра частичных произведений и третьим входом регистра частичных произведений, входом дешифратора, выход ко торого соединен с входом узла настройки,