Цифровой интегратор

М Эу,П И (.АНИЕ ц 651371 Союз Советскмх Соцмалистнческих Ресаублнкс присоединением заявки23) ПриоритетГесударственяый камхтет СССР ю дэмм хэОбдютВимй ю открытий) Авторы изобретени огский радиотехническйй институт им, 8. Д. Калмь 73) Заявитель Т 54) ЦИфРОБОЙ ИНТЕГРАТОР 1 2Предлагаемое изобретение относится Из известных интеграторов наиболее к области вычислительной техники, а . близким по технической сущности явля- именно, к цифровым интегрирующим меется цифровой интегратор 2, содержа шинам и может быть использовано в щий сумматор подынтегральной функция, однородных вычислительных системах сумматор остатка, умножитель, выходкоторого соединен с первым входомсумИзвестны цифровые интеграторы ви би- матора остатка, блок выделения приранарной итернарной систем кодированияЦ, щений, вход которого соединен с выкокаждый из которых состоит из суммато дом сумматора остатка, а ватка явля ров подынтегральнойфункции и остатка, ется информационным выходом устройстрегистров поцннтегральной функции и оО- тб ва.татка, реверсивного счетчика прираще- Недостатком известнао устройства ний, триггера начального импульса, пре является то, что приходится производить образователя кода, схемы пуска и ос- прейварительное, масштабирование перетанова, За каждый шаг интет рирования:меняых, что представляет собой трудо- счетчик приращений производит подсчет 5 емкую задачу и в конечном счете пони- импульсов. Сумма импульсов представ-жает быстродействие. ляет собой приращение подинтегральной Целью изобретения является повыше- функции, ние быстродействия.К недостаткам известных устройств:.: . Поставленная цель достигается тем, следует отнести то, что в процессе про-2 О что в интегратор введены счетчик, реграммирования нужно вводить начальныЕ гистр подынтегральной функции, блок данные с меньшим масштабом, что сни- нормализации мантиссы, схема сравнения, жает точность вычислений, . масштабный блок, регистр остатка,при651371чем выход сумматора поаынтегрвльнойфункции соединен с первым входом умножителя и с первым входом регистра подинтзгрвльной функции, выход счетчикаподключен к перво:лу входу блока норма 5лиэвции мантиссы, выход мпвдшего разряда оегистрв подинтегральной функцииподключен к первому входу сумматораподынтегрвлвной функции, а выходы старшего и знакового разрядов - соответст бвенно ко второму и третьему входамблока нормапизации мантиссы, первыйвыходкоторого подключен к первомувходу" масштабного блока, ко входу старшего разряда регистра подынтеграпьнойфункции, к первым входам счетчика исхемы сравнения, а второй выход - ковходу младшего разряда регистра подынте".ральной функгии, ко вторым входамсчетчика, схемы сравнения и масштабного бпока, выход которого подключенко второму входу сумматора подинтегрвпьной функции, выход схемы сравнения соединен с первым входом регистри остатка, второй вход которого сое-.динен с выходом сумматора остатка,а выход - со вторым входом сумматораостатка, третий вход счетчика, второйвход регистра подынтегральной фуикциитретий и четвертый входы масштабногоблока, второй вход умножителя явпяются информационными входами устройства,четвертыйвход"счетчика, четвертый ипятый входы блока нормализации мантиссы, третий вход схемы сравнения и35пятый вход масштабного блока являются упрввпяющими входами устройства,выход схемы сравнения является управляющим выходом устройства,На чертеже представлена блок-схема40интегра" орв, Интегратор содержит сумматор 1 подинтегрвпьной функции, сумматор 2 остатка, умйожитепь 3, блок 4выдепения приращений, информационныйвыход 5 устройства, счетчик 6, регистр457 подынтегральной функции, блок 8 нормализации мантиссы, схема 9 сравнения, масштабный блок 10, регистр остатка 11, информвдионные входь 1 12,13, 14, 15, 16, управпяющие входы5017, 18, 19, 20.Устройство работает следующим образом, -Процесс решения разбивается на два55этапа.Предварительно вычисляетСя разностьмежду порядками подынтегрвльной функ/ции иее приращениями, В счетчик 6 записываются порядки начальных знвфенийподинтегральных функций, причем знакипорядков включают блок 8, По попожитепьному знаку бпоком 8 вырабатываются сигналы нормализации влево. Приэтом в счетчике 6 вычитаются импульсы до тех пор, пока не запишутся нулевые коды, По отрицательному знакублоком 8 вырабатываются сигналы нормализации вправо, а в счетчике 6 суммируются имйульсы до записи в нихнулевого кода. При этом схемой 9 вырабатываются сигналы изменения веса,По этим сигналам и сигналам нормализации в масштабном блоке 10 (в который предварительно записываютсяпо входу 14 начальные масштабныеимпульсы одного веса) вырабатываютсямасштабные иМпульсы с соответствующими весами и знаками масштабов. Поокончании выравнивания порядков по канапам связи прекращается передачасигналов. При этом в масштабном бпоке 10 эафиксируется разность порядковначальных значений. В следующем эта- .пе вводят начапЬное значение мантиссыподынтеграпьной функции в регистр 7,а ее порядок в счетчик 6.В блоке 8 анализируются старшие(двв из них знаковые) разряды мантиссыподынтегральной,функции и на основаниианапиза вырабатываются сигналы воэможности нормализации мантиссы подынтеградьной функции влево и необходимости нормализации функции вправо.Сигналы возможности нормализации влево вырабатываются блоком 8, если в результате анализа окажется, что в старших разрядах функции все нули (единицы), и если поступит на вход 18 сигнап увеличения веса приращения пере-менной интегрирования, а при отсутствии последнего сигнал нормапиэациивлево не вырабатывается,По сигналу" нормализации впевосхемой 9 запрещается выдача сигналаувеличения веса выходного приращения,и в регистре 7 осуществляется сдвигкода подынтеграпьной функции влево наодин рвэфяд. Такое действие равносильно увеличению скорости выдачи приращений, поскольку сдвиг кода функциивлево прнвбдит к увеличению заполнения регистра 7. В упрввпяемо 1 масштабном блоке 10 по сигналу нормализациифункнии влево вырабатывается приращениеподынтегрвльной функции с увеличенным весом 2, а если прн этом ешо поступит(на вход 20) сигнал увеличения веса приращения, то вес приращения подинтегрвльной функции увеличится в 2 раза.42Сигнал нормализации функции вправовырабатывается блоком 8, если в результате анализа старших разрядов поц"ынтегральной функции окажется, что знаковые разряды функции не совпадают,При этом по сигналу нормализациивправо в регистре 7 происходит сдвигкоца подынтегральной функции вправона один разряд и схемой 9 выдаетсясигнал увеличения веса выходного приращения. А если на входы схемы 9поступает одновременно сигнал нормализации вправо и сигнал увеличения весаприращения. переменной интегрирования,то схемой 9 выдается оции сигнал увеличения веса выходного приращения, авторой - запоминается этой схемой,Послецний выдается, когца не поступает(на вход 18) сигнал увеличения весаприращения переменной интегрированияи отсутствует сигнал нормализациивправо. Каждый раз при выдаче сигналаувеличения веса выходного приращенияв регистре 1 1 сдвигается коц остаткавлево на один разряд,По .сигналу нормализации вправо вуправляемом масштабном блоке 10 вырабатывается приращение поцинтеграль,ной функции с уменьшенным весом 2если при нормализации вправо на вход,20 блока 10 одновременно поступаетсигнал увеличения веса приращения, тов масштабном блоке 10 вырабатывается приращение поцынтегряльиой функциибеэ изменения веса. Причем, если навход масштабного блока 10 поступаеТтолько один сигнал увеличения весаприращения, то в масштабном блоке10 вырабатывается приращение поцынтеграл: ной функции с увеличенным ве-,сом 2+",Достоинство изобретения состоит втом, что отсутствует необходимость впредварительном сложном масштаьировании переменных. При широком диапазонеизменения переменных достигается оптимальное соотношение между скоростьюи точностью решения. Последнее достигается, если весь интервал решенияразбить на несколько участков, нц каждом пэ которых имеется различныймасштаб, а на границе участков осуществляется автоматическое изменениемасштабов. Поэтому отсутствие необходи, мости в предварительном масштабиро 1371ванин переменных позволяет существенно облегчить программирование, а также повысить быстродействие, так как при этом решение производится на всем интервале с максимально возможным заполнением регистров. 0.33 г 1 36 ЗЗ 40 45 формула изобретенияЦифровой интегратор, содержащий сумматор подынтегральной функции, сумматор остатка, умножитель, выход которого соединен с первым входом сумматора остатка, блок выделния приращений, вход которого соединен с выхо- дом сумматора остатка, а выход является информационным выходом устройства, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия в интегратор ввецены счетчик, регистр поцинтегральной функции, блок нормализации мантиссы, схема сравнения масштабный блок, регистр остатка, причем выход, сумматора поцынтегральной функции соединен с первым входом умножителя и с первым входом регистра подынтегральной функции, выход счетчика подключен к первому входу блока нормализации мантиссы, выхоц млацшего разряда рег истр подынтегральной. функции подключен к первому входу сумматора подынтегральной функции, а выходы старшего и знакового раэрядовсоответственно ко второму и третьему входам блока нормализации мантиссы, первый выход которого подключен к первому входу масштабного блока, ко. входу старшего разряда регистра подынтегральной функции, к первым входам счетчика и схемы сравнения, а второй выход - ко входу младшего разряда регистра подинтегральной функции, ко вторым входам счетчика, схемы сравнегния и масштабного блока, выход которого подключен ко второму входу сумматора подынтегральной функции, выход схемы сравнения соединен с первым вхоцом регистра остатка, второй вход которого соединен с выходом сумматора остатка, а выХоц - со вторым входом сумматора остатка, третий вход счетчика, второй вхоц регистра поцыитегряльной функции, третий и четвертый входы масштабно) о блока, второй вход умножителя являются информационными входами устройства, четвертый вхбд счетчика, четвертый и пятый вхоцы блока нормализации мантйссы, третий вход схемы сравнения и пятый вход масштабного651371 у 2. Авторское свидетельсгво СССР ЛЬ 355631, кл. С 06 Э 1/02, 1969. Составитель Н,Губницкая Техред И. Астал ш Корректо Подписноитета СССРтийя наб., д, 4/. филиал ППП ент", г, Ужго 7блока являются управляющими входами устройствавыход схемы сравнения яв ляется управлявшим выходом устройства.Источники информации, принятые во внима ие при экспертизе ираж 779иного ко ний и от 5, Рауш каз 809/47 Т ИНИИПИ Государств по делам изобуе 113035, Москва, Ж