Устройство для решения систем алгебраических уравнений

(51) М. Кл. б 06 .3 1/00 с присоединением заявки (23) Приоритет -всударстевнньй наветет СССР не делам нзобретвннй н открытнй(72) Авторы изобретения Инститтехноло электродинамики АН УССР и Особое конструкторсческое бюро института металлофизики АН УССР а явите 54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛЛГЕБРАИЧЕСКИ УРАВНЕНИЙ ал 2 о- жител 1 д с,2,гт х =х +дх. Представленполняется опе е задачи в новом масштабе атором, Полученное очередно льзуется в качестве нового шения, Вычисления прекраща приближение иеп центра области р Изобретение относится к области гибридной вычислительной технйке и может быть использовано в составе цифровых вычислительных машин, а также автономно для быстрого решения систем алгебраических уравнений с высокой (цифровой) точностью. 5Известно устройство для решения систем гебраических уравнений общего вида с высокой точностью 111.В известном устройстве используется метод последовательного укрупнения масштаба., Исход ная система уравнений в этом устройстве решается итерационно, Решение начинается при неко.У тором первоначальном масштабе, в результате получают некоторое приближенное решение х,о, хохо, далее масштабируют задачу пе ренося центр области в точку х,о, х ,хпо и выбирая в качестве масштабного мно я Ь: 2ются, когда невязки в уравнениях достигают заданной величины, К недостаткам этого устройства следует отнести сравнительно большие затраты времени нанастройку нелинейных блоков на каждой итерации, а также аппаратурную сложность.Известно также устройство, содержащее цифровой блок вычисления переменных, первый выход которого подключен через ячейки памяти к первой группе входов аналогового блока вы. числения приращений 121,Устройство обеспечивает цифровую точность вычислений, Однако техническая реализация в этом случае требует от аналогового блока вычисления приращевТй существенной перестрой; ки структуры: на первой итерации она решает нелинейную систему, а на последующих (высших) итерациях - линейные системы. При выполнении каждой из высших итераций в аналоговом блоке вычисления приращений происходит перестройка матрицы Якоби исходной системы, т,е. аналоговая модель, помимо нелиней. ных устройств для реждения системы, должна содержать большое количество кодоуправляемых3элементов с длиной разрядной сетки (10-1 двоичных разрядов). Вычисление матрицы Якобина каждой итерации производится цифровым бло.ком вычИсления переменных, что связано с боль- шими затратами времени,5Таким образом, устройству присущи сложность аппаратной реализации и малое быстродействие.Целью изобретения являются упрощениеустройства и повышение его быстродействия. 10Для этого в устройство"для решенйясистемалгебраических уравнений дополнительно введе, йй исумматоров; и ячеек памяти, две группы.,1.го (1 = 1 - ;и) сумматора соединен с соответсвуюшим входомвторой группьг входов аналогового блока вь 1 численйя приращения, выходы ко торогоподключенык входам и операционныхусилителей, выход 1 - го операционного усйлите- э 0лясоединен с соответствующим входом группывходов цифрового блока вычйсле 3 йя Щ 1 емен-ных с информационными входами 1-го коммутатора первой группы и 1 гокоммутатора вврой группы, выходы 1.х коммутаторов первой 25н второй груйп йодкл 1 очены соответственно кпервому и второму входам 1-г 6 сумматора, управляющий вход 1-го коммутатора первой груп.пы соедйнен с прямым вьходом триггера, уп- равляющий вход 1-го коммутатора второй груп- з 0" " " йы"иотключен к инверсному выходу триггера;второй выход цифрового блока вычис 7 лейия пе.ременйых соединен Через счеФпцГсо"входом триггера и через дополнительные ячейки памяти стретьими входами и сумматоров,На чертеже представлено предлагаемое устройство для решения систем алгебраических уравнений блок-схема .Устройство содержит цифровой блок 1 вы.- числения переменных, аналоговый блок 2 вычис. 40пения приращений, ячейки 3 памяти, и операционных усилителей 4, и сумматоров 5, первуюгруппу из и коммутаторов 6, вторую группу изи коммутаторов 7, и дополнительных ячеек 8памяти, триггер 9, счетчик 10. Входом устройства является вход 11, а выхоДом - выход 12цифрового блока вычисления перемейййх.Предлагаемое устройство работает следующимоб азом,рНа аналоговом блоке 2 вычисления прираще 0иий устанавливается (набирается) схема, моделирующая исходную систему;1(х) = О. (1)Счетчик 10 по сигналам от цифрового блока 1 вычисления переменных на первой итерации записывает в триггер 9 едййицу, а на второй и последующих итерациях - нули. Сумматоры 5 по входам, содержащим коммутаторы 6,выполняют суммирование с единичным коэффиВИВВ ЫМ 4 Фщ 4 4циентом, а по входам с коммутаторами 7 с коэффициентом 0 ( 11(1,На первой итерации триггер 9 находится вединичном состоянии, на его прямом выходеимеется высокий потенциал, коммутаторы 6замкнуты, коммутаторы 7 разомкнуты, В ячейки памяти 3, 8 записаны нули, Устройство напервой итерации решает систему:(у) =0, (2)Решение системы (2) у, считывается с выходов операционных усилителей 4 и вводитсячерез входы цифрового блока 1 вычисления пе .ременных, Цифровой блок вычисления переменных выполняет демасштабирование решения ув результате определяется решение исходнойсистемы (1):х, = Мо у(3)где Мо - масштабный коэффициент первой итерации. Решение х; записывается в память цифрового блока вычисления переменных,На второй итерации цифровой блок вычисления- перемейных определяет невязки:Е; = -1 (х) (4)и производит их масштабирование:Ь, = М,1 (5)где М, - масштаб второй итерации. ВеличиныЬ записываются в ячейки 3 памяти, в ячейки8 заносятся величины у, = Мпх Триггер 9 на"высших"итерациях находится в нулевом состоянии, коммутаторы 7 замкнуты, коммутаторы бразомкнуты. Аналоговый блок вычисления приращений и операционные усилители решают си.стему:Х (у, + 3 Ьу = Ь 1, (6)решение которой Ьу; вводится в цифровой блоквычисления переменных, демасшабируется:Ьх.= М Ьу 1, (7)после чего определяется новое решение:х = х, + Ьх 1(8)Дальнейшие вычисления производятся по схеме второй итерации с использованием формул,аналогичных (4-8), Иа иъй итераций вычисляются и записываются в ячейки 3 памяти величиньгД= - М, 1 (хч ), (9)где М, - масштаб в-й итерации, в ячейки 8 памяти цифровой блок вычисления переменныхзаносит величины:у= М,х;.(10)Аналоговый блок вычисления приращенийи операцйонные "усилители решают уравнение:(у + Иу) = Ь, (11)Поправки Ьу,вводятся в цифровой блоквычисления переменных, который их демасштабирует:Ьх =М Ьу (12)и вычисляет пз + 1 = е приближение решения: .х = х + Ьх,. (13)Поправки Ьу на выходе операционныхусилителей 4 появляются в связи с,тем, что в674051 Формула изобретения Заказ 4081/47 Тираж 779 Подписное Патент", г. Ужгород, ул. Проектная,4 5ячейке 3 памяти записываются невязки Е,== - 1 х,), увеличейные масштабом Мщ. С уве.личением числа итераций п масштабы Мщ возрастают и поправки уравнения 12) уменьшаются по абсолютной величине. Вычисления прекращаются естественным образом, когда невязкиЕ= - Ф(х,) превращаются в машинные нулицифрового блока вычисления переменных, Приэтом правые части Ьщ уравнения (11) и поправ.ки Ьу также будут равны нулю,Вычисления могут быть прекращены такженесколько ранее, а именно, при выйолнении условия:ПЬх,И ( а,.где а - допустимая погрешность решения.Рассмотренное устройство благодаря наличиюновых элементов и связей между ними обеспечивает уменьшение состава и соответственно стоимости.аппаратуры, а также позволяет (в связис повышением быстродействия) расширить поразмерности и структурной сложности класс ре.шаемых задач,Устройство для решения систем алгебраических уравнений, содержащее цифровой блок вы. числения переменных, первый выход которого подключен через ячейки памяти к первой груп-. пе входов аналогового блока вычисления прира. щений, отличающееся тем, что, сцельюупро 6.щения устройства и повышения его быстродействия, в него дополнительно введены и сумма.торов, и ячеек памяти, две группы из и коммутаторов, и операционных усилителей, триггер исчетчик, причемвыход каждого 1.го (1 = 3 - и)сумматора соединен с соответствующим входомвторой группы входов аналогового блока вычисления приращения, выходы которого подключены к входам и операционных усилителей, выход10 1.го операционного усилителя соединен с соответствующим входом группы входов цифровогоблока вычисления йеременных с информационными входами 1-го коммутатора первой группы и1-го коммутатора второй группы, выходы 1-хкоммутаторов первой и второй групп подключе.Ны соответственно к первому и второму входам1-го сумматора, управляющий вход 1.го комму.татора первой группы соединен с прямым выхо.дом триггера, управляющий вход 1-го коммута 20 тора второй группы подключен к инверсномувыходу триггера; второй выход цифрового блока вычислен переменных соединен через счетчик со входом триггера и через дополнительныеячейки памяти с третьими входами и суммато.25 ров.Источники информации, принятые во внима.пие при, экспертизе1. Гроздов Г. И, Теория и применение гибридных моделей, К., "Наукова думка", 1975,ЗО с, 85 - 88.2. Экспресс-информация "Вычислительнаятехника", Р 1, 1972, М ВИНИТИ, с.7,