Гибридное устройство для решения систем дифференциальных уравнений
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 662950
Авторы: Бакуменко, Белецкий, Дринь, Крыжановская, Кулик
Текст
ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛВСТВУ Союз СоветскимиСоциалистических Республм(22) Заявлено 03.027 21) 2461521/18-2 итет нением заявки йо с при рственный комСССРелам изобретенийи открытий тет.В.Дрин нститут, электродинамики АН Украинской С 71) 33 явител Ь 4) ГИБРИДНОЕ УСДИФФЕРЕНЦИА ИСТВО ДЛЯ РЕШЕНИЯ СИСЬКЕНЫХ УРАВНЕНИИ 1Изобретение относится к областигибридной вычислительной техники иможет быть использовано в составецифровых машин, а также автономнодля быстрого решения систем дифференциальных уравнений с высокой(цифровой) точностью.Известно циФровое вычислительйоеустройство для решения обыкновенныхдифференциальных уравнений,содержащее цифровой автомат, блок синхронизации, коммутатор, согласующийрегистр 1,Наиболее близким техническим реше" 5нием к изобретению является гибрид-ное устройство для решения системдифференциальных уравнений, содержащее цифровой вычислительный блок,интеграторы, блоки памяти, аналоговый решающий блок н блок управления 12),недостатком известных устройствявляется их сложность.Целью изобретения является упрощенке устройства. Указанная цельдостигается тем, что в устройствовведены коммутаторы, счетчик и сумматоры, выход первого сумматора непосредственно подкл-чен к первомууходу цнФроваго вычислительного блой вход котому выходуанавторой выход ому входувход котороО ка и через первый интегратор ко второму входу цифрового вычислительногоблока и к первым входам первого ивторого коммутаторов, выходы которыхподключены соответственно к первомуи второму входам второго сумматора,третий вход которого через первыйблок памяти подключен к первому выходу циФрового вычислительного блока,третий вход которого подключен квыходу третьего сумматора, соединенного через второй интегратор с четвертым входом циФрового вычислительного блока и с первыми входами третьего и четвертого коммутаторов, выходыкоторых подключены соответственно кпервому и второму входам четвертогосумматора, третий вход которого черезвторой блокпамяти подключен к первому выходу цифрового вычислительногоблока, второй выход которого подсоединен к первому входу аналоговогорешающего блока и ко входам третьегои четвертого блоков памяти, выходкоторого подключен к первому входутретьего сумматора, второрого подсоединен к первологового решающего блока,которогоподключен к первпервого сумматора, второй662950 Составитель И.ДУ ришвили Техред Л. вэлфер Тираж 779 ЦЛИИПИ Государственн по делам изобрете Москва. ЖРаушскаяининаова Корректор О.КовиПодписноего комитета СССРий и открытиинаб. д,45 едактор Д.Иеп аказ 2703/51 035 Филиал ППП фПатентф, г.ужгород, ул.про Яр которого через второй блок памяти . подключен к первому выходу цифровогф вычислительного блока, второй выход которого подсоединен к первому входу аналогового решающего блока и ко входам третьего и четвертого блоков памяти, выход которого подключен 5 к первому входу третьего сумматора, второй вход которого подсоединен к первому выходу аналогового решающего блока, второй выход которого подключен к первому входу первого О сумматора, второй вход которого подсоединен к выходу третьего блока памяти, выходы второго и четвертого сумматоров подключены соответственно ко второму и третьему входам аналогового решающего блока, первый выход цифрового вычислительного блока через счетчик подключен ко входу блока управления, первый выход которого соединен со вторыми входами первого и третьего коммутаторов, второй вход которого подключен ко вторым входам второго и четвертого коммутаторов,Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР М 301717, кл. ч 06 3 1/02, 1969.2, ьвторское свидетельство СССР В 434428, кл. С; 06 3 1/02, 1972.
СмотретьЗаявка
2461521, 01.02.1977
ИНСТИТУТ АЭРОДИНАМИКИ АН УКРАИНСКОЙ ССР
КУЛИК МИХАИЛ НИКОЛАЕВИЧ, КРЫЖАНОВСКАЯ АНТОНИНА ОЛЕГОВНА, ДРИНЬ ВЛАДИМИР ВАСИЛЬЕВИЧ, БЕЛЕЦКИЙ ВЛАДИМИР НИКОЛАЕВИЧ, БАКУМЕНКО ВЛАДИМИР ДАНИЛОВИЧ
МПК / Метки
МПК: G06J 1/00
Метки: гибридное, дифференциальных, решения, систем, уравнений
Опубликовано: 15.05.1979
Код ссылки
<a href="https://patents.su/4-662950-gibridnoe-ustrojjstvo-dlya-resheniya-sistem-differencialnykh-uravnenijj.html" target="_blank" rel="follow" title="База патентов СССР">Гибридное устройство для решения систем дифференциальных уравнений</a>
Многоканальное устройство для управления заполнением емкостей
Номер патента: 1037213
Опубликовано: 23.08.1983
Авторы: Абдрахимова, Диденко
МПК: G05B 19/02, G05B 19/18
Метки: емкостей, заполнением, многоканальное
...36, 39, 40, 41, 43 элементзадержки 38, усилитель 32, Реле 33,исполнительный механизм 34 атакже датчик 20 состояния загруженности объекта, имеющий два выхода - прямой и инверсный. При за"полненном состоянии емкости на инверсном выходе датчика 20, подключенном к одному из входов элементов 16, 36, 67, нулевой сигнал, Еди 45ничный сигнал на этом выходе появится, когда емкость опорожнена, т.е.требует загрузки. При наличии материала в транспортирующем канале на выходе датчика 42 будет единичный сигнал. Блоки логического объединения2-2 служат для приема сигналов,поступающих по двум каналам: по первому, когда емкость требует заполнения, сигнал поступает о входу эле мента 35 задержки через элементИЛИ 19 на выход блока логическогообъединения,...
Струйное обегающее устройство
Номер патента: 1166088
Опубликовано: 07.07.1985
Авторы: Берников, Бурков, Горюнов, Меркулов, Чаплыгин, Шмелев
МПК: G06D 1/08
...обегания содержит последовательно соединенные ячейки 16памяти.В статическом соетоянии в каналах 2512 и 15 связи, т,е. на входах первого элемента ИЛИ"НЕ ИЛИ 4 - нулевыесигналы, а в канале 8 связи, на первом входе второго элемента ИЛИ-НЕИПИ 3 - единичный. В канале 9 связи, на третьем выходе триггера сосчетным входом 1, значение сигналане определено и зависит от внутреннего состояния триггера со счетнымвходом, т,е. сигнал может быть какединичным, так и нулевым.Чтобы привести струйное обегающее устройство в исходное. состояниенеобходимо предварительно по каналу15 связи на второй вход первого элемента ИЛИ-НЕ ИЛИ подать единичныйсигнал. После этого триггер со счетным входом примет определенное состояние и в канале 9 на третьемвыходе триггера...
Формирователь временной задержки для управления прерывателем
Номер патента: 1780162
Опубликовано: 07.12.1992
Автор: Яковлев
МПК: H03K 5/00, H03K 5/156
Метки: временной, задержки, прерывателем, формирователь
...временной задеркки, снимаемого с первой выходной шины 8; на фиг.9 - временная диаграмма второго выходного сигнала сформированной ьремен ной задеркки, снимаемого со второй выходной шины 9,Формирователь выполнен на микросхемах, например, серии КМ 155; применены счетчики КМ 155 ИЕ 7, О-триггер КМ 155 Т 1 Л 2, универсальный,1-К-триггер КгЛ 155 ТВ 1 и один элемент И-НЕ,Формирователь временной задержки для управления прерывателем содержит пеаесчетный блок 1; клавиатуру 2 задания, блок 3 запуска, блок 4 записи коэффициента пересчета, входную шину 5, шину 6 запуска, шину 7 установки в исходное состояние, первую выходную шину 8 и вторую выходную шину 9.Пересчетный блок 1 состоит из двух двоичных счетчиков 10 и 11 с возможностью предварительной...
Адаптивный дельта-модулятор
Номер патента: 741448
Опубликовано: 15.06.1980
Авторы: Вишняков, Дворецкий, Красновский
МПК: H03K 7/00
Метки: адаптивный, дельта-модулятор
...несущих колебаний, а третий вход однополосногомодулятора подключен к выходу восстанавлинающего фильтра, выход однополосного модулятора соединен свходом вЫсокочастотного детектора,выход Формирователя тактовых импульсов подключен к входу формирователянесущих колебаний,Кроме того, формирователь несущихколебаний состоит из двух делителейчастоты, выходы которых соединены спервым и вторым выходами формирователя несущих колебаний, а входы - с входом формирователя несущих колебаний.На чертеже приведена функциональная схема устройства,В состав устройства входит линейный дельта-модулятор 1 управляемыйот формирователя 2 тактовых импульсов, связанный с нходом восстанавливающего фильтра 3 цепи управления шагом квантования, Выход...
Решающий блок цифровой интегрирующей структуры
Номер патента: 1104514
Опубликовано: 23.07.1984
Авторы: Гузик, Евтеев, Криворучко, Секачев
МПК: G06F 7/64
Метки: блок, интегрирующей, решающий, структуры, цифровой
...выходом пятогоэлемента И, а нулевой выход - с третьим входом первого элемента И узла 15масштабирования, второй вход третьего элемента ИЛИ и второй вход четвертого элемента ИЛИ соединены с вхо.дом сброса решающего блока, а вторыевходы третьего, четвертого, пятого 20и шестого элементов И соединены свходом конца итерации решающего блока.На фиг, 1 представлена функциональная схема решающего блока цифровой 25интегрирующей структуры; на фиг. 2 -функциональная схема узла масштабирования; на фиг. 3 - схема коммутатора; на фиг. 4 - схема узла квантования; на фиг, 5 - схема объединениярешающих блоков для вычисления синусно-косинусных преобразований,В состав решающего блока (фиг. 1)входят узел 1 масштабирования, сумматор 2 подынтегральной функции,...
Предыдущий патент: Устройство для индикации запятой
Следующий патент: Двухканальный трансформаторный датчик угловых перемещений
Случайный патент: Газовая горелка