Комбинированная вычислительная система

Номер патента: 670942

Авторы: Авдеев, Фрадкин

ZIP архив

Текст

п)670942 СПИ ф" мМ 5 ИЗОБРЕТЕН Ия Союз Советских Социалистических Республик(22) Заявлено 01.04.77 (21) 2469166/18 соединением заявкис сУдаРственный комитет (23) Пр тет(72) Авторы В, А. Авдеев и Б, Г. Фрадкинанрогский радиотехнический институт им. В. Д, Калмыкова зобретения 1) Заявитель КОМБИНИРОВАННАЯ ВЪЧИСЛИТЕЛЬНАЯ СИСТЕМ ключает- быстро- вычисли- тельную Наиболее близким тк изобретению явлая вычислительная сщая цифровую вычисоединенную информавходами регистра прблока местного управлса и блока буфернойформационный выходк входу первого преобформационный выхододним входом блока комационный выход блокключен к входам реш ехническим решенияется комбинированистема 2, содержаслительную машину, ционным выходом с изнака информации, ения, счетчика адрепамяти, первый инкоторого подключен разователя кода, инкоторого соединен с ммутаторов. Инфора коммутаторов подающих блоков, инемн 1Комбинированная вычислительная система относится к вычислительной технике и может быть использована для решения уравнений в частных производных,Известна комбинированная вычислительная машина, в состав которой входят два арифметических блока, соединенных общим оперативным запоминающим устройством, причем один из блоков выполнен интегрирующим Ц.Недостаток этого устройства за ся в его относительно невысоком действии, вызванном тем, что обательных блока имеют последова структуру. формационные выходы которых подсоединены к входу блока буферной памяти, второй информационныи выход которого через второй преобразователь кода подключен к входу цифровой вычислительной машины, адресным входом соединенной с выходом дешифратора адреса, вход которого подключен к выходу счетчика адреса. Управляющий вход цифровой вычислительной 1 О машины соединен с выходом блока местного управления, один управляющий выход которого подключен к другим входам блока коммутаторов, другие управляющие выходы и входы блока местного управле ния соединены с соответствующими входа.ми и выходами цифровой вычислительной машины. Кроме того, система 2) содержит блок управления, управляющий выход и вход которого соединены с соответствующими входами и выходами решающих блоков, Информационный вход решающего блока, кроме первого и последнего, соеди нен с информационным выходом предыду щего решающего блока, а информацион.ный выход - с информационным входом последующего решающего блока. Выход регистра признака информации подключен к входу дешифратора признака информации, выход которого соединен с соответст вующим входом блока коммутаторв,5 1015 20 25 З 0 35 40 45 50 55 60 65 К недостатку известного устройства следует отнести большие затраты времени на передачу промежуточных результатов между цифровой вычислительной машиной (ЦВМ) и решающими блоками и затраты времени на организацию программного управления работой решающих блоков со стороны ЦВМ при решении задач математической физики с высокой точностью за счет многократного использования выбора одних и тех же решающих блоков для моделирования сеточной области по частям, что приводит к снижению быстродействия.Цель изобретения - повышение быстродействия системы.Указанная цель достигается тем, что система содержит блок памяти, коммутаторы и распределитель, управляющий вход которого подключен к выходу блока управления, управляющие выходы распределителя соединены с входами коммутаторов, информационный вход первого из которых подключен к выходам решающих блоков. Информационный выход первого коммутатора соединен с входом блока памяти, информационные выходы блока памяти подключены к информационным входам второго коммутатора, информационные выходы которого соединены с входами первого и последнего решающих блоков.Структурная схема комбинированной вычислительной системы приведена на фиг,1. На фиг. 2 показан пример решения задачи.Схема содержит цифровую вычислительную машину (ЦВМ) 1, блок 2 буферной памяти, регистр 3 признака информации, блок 4 местного управления и счетчик 5 адреса. Первый информационный выход блока 2 подключен к входу первого преобразователя 6 кода, соединенного информационным выходом с информационным входом блока 7 коммутаторов, подключенного информационным выходом к входам решающих блоков 8, - 8 . Управляющий вход и выход решающих блоков соединены с первым выходом и входом блока 9 управления решающими блоками, вторые вход и выход блока 9 - с блоком 4, подключенным управляющим выходом к первому управляемому входу блока 7 и соединенным двусторонней связью с ЦВМ 1. Второй вход блока 7 подключен к выходу дешифратора 10 признака информации, соединенного входом с выходом блока 3. Информационные выходы решающих блоков 8, - 8 подключены к вторым входам блока 2, вход которого соединен с выходом дешифратора 11 адреса, подключенного входом к выходу блока 5. Второй информационный выход блока 2 подсоединен к ЦВМ 1 через второй преобразователь 12 кода. Кроме того, информационные выходы решающих блоков 8 о - 8, подключены к информационным входам первого коммутатора 13, информационные выходы которого соединены 4с входами блока 14 памяти, подключенного выходами к входам второго коммутатора 15. Информационные выходы коммутатора 15 соединены с входами первого, последнего решающих блоков. Управляющиевходы блоков 13, 15 подключены к выходамраспределителя 16, подсоединенного входом к третьему выходу блока 9.Блок 2 буферной памяти состоит из регистров 17 О - 17, осуществляющих ввод(выход) информационных слов из ЦВМ 1(в ЦВМ) последовательно по словам ипараллельно по разрядам и передачу их врешающие блоки 8, - 8, параллельно пословам и последовательно по разрядам посигналам блока 4 местного управления,причем выбор требуемого регистра 17; выполняется с помощью счетчика 5 и дешифратора 11 адреса,Преобразователь 6 кода содержит блоки18, - 18 преобразования последовательного кода из прямого в дополнительный.Краиние решающие блоки 8, и 8 выполнены в виде блоков для задания граничных условий, а каждый решающий блок8; (1=1, и - 1) содержит совокупность интеграторов, определенным образом закоммутированных друг с другом для нахождения функции в узле сеточной области.Для организации ввода информационных слов (начальных условий, различныхкоэффициентов) в интеграторы решающихблоков 8, - 8предназначен блок 7 коммутаторов, содержащий коммутаторы19, - 19, , каждый из которых по сигналам дешифратора 10 признака информациисоединяет выход с входом того интегратора решающего блока, признак которогозадан в регистре 3 со стороны ЦВМ 1.Второй преобразователь 12 кода осуществляет преобразование дополнительногокода в прямой при выводе результатов изрешающих блоков 8, - 8в ЦВМ 1 черезблок 2 буферной памяти. Блок 4 местногоуправления синхронизирует и управляетработой всех блоков, осуществляющихсвязь между ЦВМ 1 и решающими блоками 8 о - 8,. В режиме непосредственногорешения задачи (моделирование сеточнойобласти) синхронизацию и управление блоками 8, - 8 обеспечивает блок 9, формирующий сигналы Пуск и Останов. Сигнал Останов вырабатывается в блоке 9либо на основе информации, задающейвремя работы решающих блоков со стороны блока 9 (например, числом шагов интегрирования, если оно известно), либо наоснове информации при достижении заданной точности со стороны решающих блоков.Первый коммутатор 13 соединяет выходы решающих блоков 8, - 8 с входамиблока 14 памяти по сигналу распределителя 16,10 15 20 25 30 35 40 45 50 55 60 Блок 14 памяти состоит из регистров20 о - 20 предназначенных для приема хранения и выдачи промежуточных результатов моделирования сеточной области с помощью решающих блоков 8, - 8.Второй коммутатор 15 предназначен длясоединения по сигналу с распределителя 16 выходов двух рядомстоящих регистров 20; 20; блока 14 памяти с входами крайних решающих блоков 8 о и 8 соответственно, причем по первому сигналу распределителя коммутируются выходы регистров 20 о, 20 по второму - выходы регистров 20 20 г и т. д.Распределитель 16 предусмотрен для управления блоками 13, 15 и формирует по сигналу Останов, поступающему из блока 9, сигнал чтения результатов решающих блоков, одновременно являющийся сигналом записи граничных условий в блоки 8, и 8. Длительность управляющего сигнала блока 16 составляет р тактов, где р - количество двоичных разрядов информационного слова блоков 8, - 8, за исключением первого сигнала, длительность которого составляет 2 р тактов,Работа комбинированной вычислительной системы происходит следующим образом.Из ЦВМ 1 последовательно по словам ипараллельно по разрядам при помощи счетчика 5 и дешифратора 11 адреса в регистры блока 2 считывается информация, которая затем параллельно по словам и последовательно по разрядам, преобразуясь в дополнительный код на блоках 18, преобразования блока 6, через коммутаторы 19, блока 7 записывается в соответствующие интеграторы решающих блоков 8;, определенные признаком информации, записываемым из ЦВМ 1 в регистр 3 и дешифрируемым блоком 10 в сигнал, управляющий блоком 7, Таким образом в решающие блоки 8, - 8 записываются начальные условия и коэффициенты, а в блоки 8 о - 8 - граничные условия. При этом уменьшается время записи граничных условий в блоки 8 О, 8 задания граничных условий, поскольку не требуется настройки решающих блоков на работу в режим граничного или внутреннего блока. По окончании занесения исходной информации в решающие блоки блок 9 формирует сигнал Пхск, осуществляется моделирование сеточной области, г-му узлу которой соответствует решающий блок 8,. Значения, полученныев блоках 8 8;, являются соответственно граничными условиями для г-го участка моделирования (г=1, и). Порядок погрешности решения составляет величину квадрата шага моделирования. Поэтому достижение высокой точности многократным использованием одного и того же набора решающих блоков происходит следующим образом,6Последовательно осуществляется моделирование на каждом участке, при этом шаг моделирования уменьшается в иг раз и соответственно в гг раз возрастает точность решения для центрального гг/2 узла участка (см. фиг, 2, 1 - и). Значения в центрах участков моделирования принимаются в качестве граничных условий для новых участков моделирования, на которых последовательно осуществляется решение, и высокая точность достигается для всех узлов сеточной области (см. фиг, 2, и+1, 2 и - 1).В соответствии с описанной последовательностью действий, после первого сигнала Останов блока 9 управления распределитель 16 формирует сигнал, в течение первых р тактов которого коммутатор 13 соединяет выходы блоков 8; (г=О, и) с входами регистров блока 14, в которые последовательно по разрядам и одновременно по словам заносятся рез льтаты моделирования сеточной области (фиг, 2, о). Во вторые р тактов первого сигнала распределителя 16 коммутатор 15 соединяет соответствснно выходы регистров 20;, 20, с входами блоков 8, и 8, в которые заносятся граничные условия для первого участка моделирования. Затем блок 9 выдает сигнал Пуск на входы решающих блоков. После этого следует моделирование на участке сеточной области блоками 8, - 8(фиг.2, 1).По сигналу Останов блока 9 управления распределитель 16 формирует сигнал, по которому коммутатор 13 соединен выход блока 8,г с входом регистра 20, блока 14, Одновременно коммутатор 15 соединяет выходы регистров 20 20 г с входами блоков 8 о, 8 л. В регистр 20 о заносится значение на левой границе (и+ 1)-го участка моделирования, а в блоки 8, и 8 заносятся граничные условия для второго участка моделирования, Затем следует сигнал Пуск нз блока 9 управления на входы решающих блоков 8, - 8 н осуществляется моделирование на втором участке (фнг. 2, 2). Аналогичным образом происходит работа устройства прн обходе остальных г-х участков моделирования, если 1(и.При гг(1(2 и - 1 моделирование -х участков (фиг. 2, и+ 1 - 2 и - 1) происходит следующим образом. После (1 - 1)-го моделирования по сигналу Останов блока 9 управления выходы блоков 8, - 8 соединяются с входамн регистров 17 О - 17 блока 2 буферной памяти, нз которых информация (результаты решсння) последовательно по словам и параллельно по раз.рядам через второй преобразователь 12 считывается в ЦВМ 1. Эти действия совме. щаются по времени с выработкой распределителем 16 управляющего сигнала, по которому коммутатор 13 закрывается, акоммутатор 15 соединяет выходы регист.7ров 20 ь 20;, с входами блоков 8 О - 8 в которые заносятся граничные условия для /-го участка; моделирование на нем осуществляется затем по сигналу Пуск блока управления.Благодаря введенным блокам и связям между ними повысилось быстродействие системы,Формула изобретенияКомбинированная вычислительная система, содержащая цифровую вычислительную машину, соединенную информационным выходом с входами регистра признака информации, блока местного управления, счетчика адреса и блока буферной памяти, первый информационный выход которого подключен к входу первого преобразователя кода, информационный выход которого соединен с одним входом блока коммутаторов, информационный выход которого подключен к входам решающих блоков, информационные выходы которых подсоединены к входу блока буферной памяти, второй информационный выход которого через второй преобразователь кода подключен к входу цифровой вычислительной машины, адресный вход которой соединен с выходом дешифратора адреса, вход которого подключен к выходу счетчика адреса, управляющий вход цифровой вычислительной машины соединен с выходом блока местного управления, один управляющий выход которого подключен к другим входам блока коммутаторов, другие управляющис выходы и входы блока местного управления соединены с соответствующими входами и выходами цифровой вычислительной машины, и блок управления, управляющий выход и вход которого сое динены с соответствующими входами и выходами решающих блоков, информационный вход решающего блока, кроме первого и последнего, соединен с информационным выходом предыдущего решающего блока, а 10 информационный выход - с информационным входом последующего решающего блока, выход регистра признака информации подключен к входу дешифратора признака информации, выход которого соединен с 15 соответствующим входом блока коммутаторов, отличающаяся тем, что, с целью повышения быстродействия системы, она содержит блок памяти, коммутаторы и распределитель, управляющий вход которого подключен к выходу блока управления, управляющие выходы распределителя соединены с входами коммутаторов, информационный вход первого из которых подключен к выходам решающих блоков, информационный выход первого коммутатора соединен с входом блока памяти, информационные выходы которого подключены к информационным входам второго коммутатора, информационные выходы которого соединены с входами первого и последнего решающих блоков.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР з 5155668, кл, 6 061 1/02, 1961.2. Авторское свидетельство СССР524490, кл. С 065 3/00, 1974.Изд.388ПИ НПО Поиск Государств по делам изобретений и 113035, Москва, Ж, Раушс( лТ л

Смотреть

Заявка

2469166, 01.04.1977

ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. Д. КАЛМЫКОВА

АВДЕЕВ ВАДИМ АЛЕКСАНДРОВИЧ, ФРАДКИН БОРИС ГИРШАВИЧ

МПК / Метки

МПК: G06J 1/00

Метки: вычислительная, комбинированная

Опубликовано: 30.06.1979

Код ссылки

<a href="https://patents.su/6-670942-kombinirovannaya-vychislitelnaya-sistema.html" target="_blank" rel="follow" title="База патентов СССР">Комбинированная вычислительная система</a>

Похожие патенты