Цифровой интегратор

н, те:;;есйаялиэ е:а МЬА Союз СоветскихСоциалистическихРеспублик О П И С А Н И Е 61)8017ИЗОБРЕТЕН ИЯ АВТОСОМУ СВИДЕЕЛаСВУ 61) Дополнительное к авт, свил-ву -(51) М 2589148/1 1/О осуди рстееннын камхтет СССР ао делам нзобретаннй н атхрмтнй(71) Заявитель ОВОЙ ИНТЕГРАТ 4) х- содер вьпцение быстродейИзобретение относится к цифровой вычислительной технике и может найти применениев устройствах программного управления.Известно устройство, содержащее блок подынтегральной функции, выходной блок, блокитераций, програмнь 1 й блок, состоящий изрегистра сдвига, сумматора, элемента задержки 1),Недостаток устройства - большие затратына оборудование.Наиболее близок предлагаемому по тенической сущности цифровой интегратор,жащий блок подынтегральной функции, блокитераций, сдвиговый регистр,сумматор, элемент задержки, элементы И 21.Недостатком интегратора является низкоебыстродействие.Цель изобретения - поствил.Указанная цель достигается тем, что вцифровой интегратор, содержащий блок памя.ти, первый разрядный выход которого сое.динен с первым прямым входом трехвходового элемента И, второй прямой вход которого соединен с первым выходом сумматора и вторым разрядным выходом блока памяти, инверсный вход трехвходового элемента И подключен к первому входу сум. матора, второй выход которого через первый элемент задержки соединен с прямым входом двухвходового элемента И, инверсный вход которого соединен с первым выходом генератора и вторым входом сумматора, выход двухвходового элемента И подключен к третьему входу сумматора, введены счетчик, второй элемент задержки и элемент НЕ, причем вход элемента НЕ соединен .с первым выходом сумматора, а выход через второй элемент задержки - с установочным входом счетчика, управляющий вход которого соединен со вторым выходом генератора, выход счетчика подключен к адресному.входу блока памяти, первый и второй управ. ляющие входи которого соединены соот. ветственно с третьим и четвертым выходами генератора.На чертеже изображена блок. схема лредла. гаемого интегратора.698017 Цифровой интегратор содержит блок 1 памяти, трехвходовой элемент И 2, сумматор3, выход интегратора 4, элемент задержки 5,двухвходовой элемент И б, генератор 7, элемент НЕ 8, второй элемент задержки 9, 5счетчик 10,Блок 1 представляет собой двухразрядныйблок памяти, в одном разрядном сечениикоторого хранится значение подынтегральной функции, а в другом производится суммирование единичных приращений,Интегратор работает следующим образом,Перед началом работы в первое информационное сечение (ИС 1), которое образуетсясовокупностью первых разрядов всех ячеекблока 1, записывается значение подынтегральной функции, старпгий разряд которого расла.лагается в первой ячейке блока 1, а второеинформационное сечение (ИС 2) и счетчик 10обнуляются. Функцией цифрового интегратораявляется обеспечение на выходе 4 серии сигналов, число которых определяется значениемподынтегральной функции, записанной в ИС 1.В первом такте с первого выхода генератог 5ра 7 на второй вход сумматора 3 поступает"1", подается сигнал с третьего выхода генератора 7 на первый управляющий вход блока1, обеспечивая режим "Чтение по адресу,установленному на счетчике 10. Посколькузосчетчик перед началом работы обнуляется, тона первый вход сумматора 3 и первый прямой вход элемента И 2 поступают нулевоезначение первого разряда ИС 2 и значение старшего разряда ИС 1 соответственно, На первомЗ 5выходе сумматора 3 формируется значениесуммы, равное "1", Таким образом на инверсный вход элемента И 2 подается "0", ана второй вход - "1", что обеспечивает выдачу значения старшего разряда подынтеграль 40ной функции на выход 4.Во втором такте с четвертого выхода генератора 7 подается сигнал на второй управля.ющий вход блока 1, обеспечивающий режим"Запись", в котором полученное значение45суммы записывается в первом разряде, ИС 2,В третьем такте "0", считанный из блока1 через элемент НЕ 8 и элемент задержки9, поступает на установочный вход счетчика10, что приводит к обнулению его содержи 50мого.Далее цикл работы устройства повторяется. Если из блока памяти в первом такте считывается "1", то значение подынтеграль. ной функции не выдается на выход 4, во втором такте значение переноса через элемент задержки 5 и элемент И 6 поступает на тре. тий вход сумматора 3, так как с первого выхода генератора 7 в третьем такте на инверсный вход элемента И б поступает "0". Значение подынтегральной функции вьщает. ся полностью на выходную шину 4 в том случае, когда происходит переполнение со. держимого ИС 2.По сравнению с известными быстродей. ствие предлагаемого интегратора увеличива. ется в 3 - 4 раза. Формула изобретенияЦифровой интегратор, содержащий блокпамяти, первый разрядный выход которогосоединен с первым прямым входом трехвходового элемента И, второй прямой вход которого соединен с первым выходом сумматора и вторым разрядным выходом блокапамяти, инверсный вход трехвходового элемента И подключен к первому входу сумматора,второй выход которого через первый элементзадержки соединен с прямым входом двухвходового элемента И, инверсный вход которого соединен с первым выходом генератораи вторым входом сумматора, выход двух.входового элемента И подключен к третьемувходу сумматора, о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия,в него введены счетчик, второй элемент эадер.жки и элемент НЕ, причем вход элементаНЕ соединен с первым выходом сумматора,а выход через второй элемент задержки -с установочным входом счетчика, управляю.щий вход которого соединен со вторым выходом генератора, выход счетчика подключенк адресному входу блока памяти, первый ивторой управляющие входы которого соединены соответственно с третьим и четвертымвыходами генератора.Источники информации,принятые во внимание при.экспертизе1. Шилейко А, В, Цифровые модели. М - Л.,"Энергия", с. 27.2. Авторское свидетельство СССР по заявке 9 2327397/18-24, кл. б 06 У 1/02,1976,698017 Н. Палеева едактор А. Кравчен ро Заказ 6562/1 Тираж митета ССС 303 Филиал ППП "Патент", г. Ужгород, ул. Проектная оставит елехред Л.Ал ЦНИИПИ Государственного по делам изобретений 5, Москва, Ж - 35, Раушск открытиинаб., д, 4/5 орректор Ю.МакарльеПодписное