G06J 1/02 — дифференциальные анализаторы

Номер патента: 771691

Опубликовано: 15.10.1980

Автор: Тарануха

МПК: G06J 1/02

Метки: запятой, плавающей, приращений, экстраполятор

...которому поступает. приращение интеграла; управляющий вход 2 по которому поступает сигнал увеличения веса приращения интеграла в яде бинарного кода 0,1; блок 3 выделения значащей части числа; сдви+. гающие регистры 4 -4 й, в которых Формируются и хранятся весовые разности приращений первого порядка; группы 5 -5 и. вычитателей (разностей прира О щений) первого, второго, третьего и и-го порядков, сумматор 6.Экстраполятор работает следующим образом.На каждом шаге вычисления вторых, 15 третьих, и-разностей приращений в вычитателях 5-5 и соответственно пере- записываются в регистрах 4 -4 0 разности приращений первого порядКа сверху вниз. Это значит, что прира- Щ щение Ч 2 к(,1 перезаписывается из регистра 4 в регистр 4, приращение Ъ 2 кр.0-...

Номер патента: 781848

Опубликовано: 23.11.1980

Авторы: Гузик, Каляев, Криворучко, Крюков

МПК: G06J 1/02

Метки: интегрирующее

...сигналов адреса решающего блока, адреса столбца и адреса781848 15 20 45 строки, определенный коммутирующийэлемент блока 3 коммутации настраицается на пропускание выходйых прираще"ний,поступающих на него с первого выхода соответствующего решающего блока 2на один иэ входов -первой группы входовсоответствующего решающего блока 2. После настройки данного решающегоблока 2 блок 1 ввода устанавливается в исходное состояние сигналом, поступающим из блока 4 управления. Затемпроизводится настройка последующихрешающих блоков 2 и коммутирующихэлементов блока 3 коммутации. При настройке устройства на решение задачи в автоматическом режиме изблока 4 управления в блок 1 ввода поступает сигнал начала настройки. Изблока 1 в соответствующие решающиеблоки...

Номер патента: 781849

Опубликовано: 23.11.1980

Автор: Гармаш

МПК: G06J 1/02

Метки: интегрирующее

...иэ устройства управления подготавливаетсяк работе элемент И б, на вход узла 4 разрешается поступление результата ум ножения. В каждом последующем шаге интегрирования данного 1-го шага решения реализуется Формула (1) и вычисляются значения Ч 2 5 = х Чи=7. Ч 2. , Через (1+в)5шагов интегрирования с выхода узла 4 выдается искомое значение произведе- ния 2; .Прй вычислении функциональной эависимости 2 = - исходное дифферен"1 схциальное уравнение записывается вФормех.Я 2 = ЯМ30и реализуется в неявйом виде. В первом (начальном) шаге интегрирования1-го шага решения в регистр 2 заносится значение Х, н узел 5 поступаетзначение К, Сигналом из устройства З 5управления подготавливается к работеэлемент И 7, на вход узла 4 разрешается...

Номер патента: 783813

Опубликовано: 30.11.1980

Авторы: Блинова, Ковалев, Пьявченко, Чернов

МПК: G06J 1/02

Метки: интегро-арифметическое

...девятого элемента И соединен с вход 11 для идля инверсии признака сравпервым входом десятого элемента И. вто- нения; информа ион й 12ц нны выход, покоторому из третьего регистра в блокпризнака выделения устройства, выход д хранения чисел ЗУ поступает результатопераций умножения, умножения со сложением, умножения с вычитанием, сравнения, выделения нли формирования; вход 13 инверсии признака окончания формирования переменной интегрирования; информационный вход 14 для занесения блока хранения квантованных приращений остатков ЗУ в блок экстраполяции приращения переменной и остаток, полученный при квантовании переменной в предыдущем интегрировании; информационный выход 15, по которому из блока экстраполяции и квантованияпоступают...

Номер патента: 798901

Опубликовано: 23.01.1981

Автор: Козлов

МПК: G06J 1/02

Метки: интегрирующее

...с соответствующими входаМи блока памяти, выходы и интеграторов подключены соответственно к вторым входам и схем сравнения.798901 40 НИИПИ Заказ 10061 Тираж 756 Подписно П "Патент", ул. Проектна илиалУжго На чертеже схематически пред-.ставлено предлагаемое устройство,Устройство содержит интеграторы1, блок 2 памяти , генератор 3 кодов, первую группу элементов И 4,сумматоры 5, схемы б сравнения, вто"рую группу элементов И 7,Устройство работает следующимобразом.В ячейках блока 2 памяти записаны коды, являющиеся адресамиинтеграторов, выходы которых необходимо подключить к входу интегратора, номер которого соответствует данной ячейке блока 2 памяти, а каждомшаге интегрирования генератор кодоввыдает последовательно коды приращения...

Номер патента: 798902

Опубликовано: 23.01.1981

Автор: Баранов

МПК: G06J 1/02

Метки: вычис-литель, интегро-дифференциальный

...которого подключается к входу регистра 3.В результате регистры 3 и 4 объединяются в один регистр общей емкостью в Зи - 1 двоичный разрядов. Причем, в момент объединения с выхода регистра 3 считывается первый разряд кода Хо, а с выхода регистра 4 - второй разряд кода У, .Первый (младший) разряд кода Хо с выхода регистра 3 поступает через элементы 21 И и,14 ИЛИ на первый вход элемента 22 И и на вход регистра 4.Если в первом разряде величины Х о записан единичный код, то элемент 22 И срабатывает и установит триггер 11 в едииничное состояние, который сигналом прямого выхода открывает элемент 19 И.В это время с выхода регистра 2 считывается последовательным способом, начиная с младших разрядов, двоичный код коэффициента В, который...

Номер патента: 805362

Опубликовано: 15.02.1981

Авторы: Абаджи, Пугачев, Сивашев

МПК: G06J 1/02

Метки: интегратор, цифровой

...до возобновления процесса вычисления с тем, чтобы на первом шагеинтегрирования после возобновленияпроцесса вычисления, сформироватьновое значение интегала от предыдущего шага интегрирования. Узел 13сброса предназначен для формированиясигнала сброса для блока памяти 12после каждого шага интегрирования,если процесс вычисления носит непрерывный характер.Цифровой интегратор работаетследующим образом,15 20 25 ЗО 35 40 45 50 55 60 65 Приращения подынтегральной функ ции со входа 4 через блок 3 поступают на один иэ входов сумматора 2 и записываются в регистре 1, где и хранятся все время, пока будет идти процесс вычисления. Приращения независимой переменной через вход 7 поступают на один из входов блока 6 умножения, на другой вход которого...

Номер патента: 822222

Опубликовано: 15.04.1981

Авторы: Абаджи, Кудрявцев, Пугачев

МПК: G06J 1/02

Метки: интегратор, цифровой

...регистр 11, сумматор 12 и выход 13 отрицательных приращений интеграла, вход 14 отрицательной независимой переменной.Цифровой интегратор работает следующим образом.Через входы 2,3 и 4, счетчик 1 и сумматор 6 в регистр 5 записывается код требуемого масштабного коэффициента, который там и хранится в течение всего процесса масштабирования. 0 Через вход 10 на положительный вход приращений сумматора 8 и на вход сброса регистра 11 поступают положительные приращения. При этом по каждому пришедшему положительному при- у 5 ращению сумматор 8 будет суммировать содержимое регистра 7 с кодом масштабного коэФфициента, который поступает на информационный вход этогосумматора из регистра 5, и эти жеприращения являются сигналами сбросадля регистра 11. При...

Номер патента: 828199

Опубликовано: 07.05.1981

Авторы: Головко, Тарануха

МПК: G06J 1/02

Метки: запятой, интегратор, параллельный, пла-вающей, цифровой

...весов и сигналу, поступающему из регистра 3, выделяется соответствующим элементом И 12 приращение подынтегральной функции, вес которого больше кванта и суммируется в сумматоре 1 с К старшими разрядами подынтегральной функции, Л при отрицательном знаке разности весов выделяется соответствующим элементом И 11, приращение, вес которого меньше кванта и суммируется с К младшими разрядами функции, При этом старшие К разрядов подынтегральной функции одновременно поступают на входы умножителя 8, где умножаются на приращение переменной интегрирования и результат параллельным кодом суммируется в сумматоре 4 с К разрядами остатка, И если в результате суммирования возникает переполнение разрядной сетки сумматора 4, то из него выдается приращение...

Номер патента: 840969

Опубликовано: 23.06.1981

Авторы: Данчеев, Денисьев

МПК: G06J 1/02

Метки: интегратор, цифровой

...й с я тем, что, с целью повышения точности вычислений, в него введены регистр и сумматор-вычитатель частотных потоков, причем первый вход регистра подынтегральной функции является входом интегратора, группа выходов регистра подынтегральной функции соединена со входами регистра, выход старших разрядов которого соединен с первым входом первого элемента И-ИЛИ, выход младших разрядов регистра соединен с первым входом второго элемента И-ИЛИ соответственно, вторые входы первого2. Данчеев В. П. О возможностираспараллеливания структуры цифрового ча".тотного интегратора - Материа лы Ш Всесоюзной конференции нОднородные вычислительные системы и среды.Таганрог, 972. 5 84096 регистр и сумматор-вычитатель частотных потоков, причем первый вход...

Номер патента: 900300

Опубликовано: 23.01.1982

Автор: Криворучко

МПК: G06J 1/02

Метки: интегрирующая, структура, цифровая

...канала прираще ний 10 и элементы И отрицательного канала приращений 11.Выход блока ввода 1 соединен с первым входом каждого решающего блока 2, второй вход каждого из которых соединен с первым выходом блока управления 3, 10Первый выход каждого решающего блока 2 соединен со входом блока управления 3 и с первым входом блока вывода 4, второй вход которого соединен со вторым выходом блока уп равления 3, третий выход которого соединен с первым входом каждого сдвигающего регистра положительных приращений 5, с первым входом каждого сдвигающего регистра отрицатель- .20 ных приращений 6 и со входом каждого программного регистра сдвига 7.Вход блока ввода 1 соединен также с первым выходом блока управления 3, а группа выходов блока ввода 1...

Номер патента: 905830

Опубликовано: 15.02.1982

Авторы: Ободник, Панич, Петух, Стахов

МПК: G06J 1/02

Метки: интегратор, цифровой

...-й входы элементов И 6 и 7 подключены к (1+4)-му входу блока образованиякодовых последовательностей 4, (1+5)- -ый вход которого соединен со вторыйвходом первого злепента или 8, а(1+6)-ой вход - со вторым входом вто.рого элемента ИЛИ 9, причем первый вход первого элемента ИЛИ 8 подклю" чен к выхсду первого элемента И 6, а первый вход элемента ИЛИ 9 подключей к вь,ходу элемента- И, 7, выходы элементов ИЛИ 8 и О подкггючены соответственно к первому и второму вцхо5 90583 дам блока образования кодовых после. довательностейУстройство работает следующим образом.Пусть на управляющей шине у 5 (Фиг.1) находится нулевой потенциал, такой же потенциал присутствует на (1+4)-и входе блока образования кодовых исследовательностей (Фиг.2) Это приводит к...

Номер патента: 1105913

Опубликовано: 30.07.1984

Авторы: Баховец, Кокошко, Тверезовский

МПК: G06J 1/02

Метки: вычисления, производной, частной

...со счетным входом первого счетчика, группа выходов которого подключена к группе входов первого цифро-аналогового преобразователя, выход которого соединен с первым входом первого компаратора и со входом порогового блока, выход которого подключен к первому установочному входу триггера, выход которого соединен со вторым входом шестого элемента И, выход которого подключен к счетному входу второго счетчика, выход которого соединен со входом формирователя прямоугольных импульсов, выход которого подключен ко входу блока задержки и к первым входам седьмого и восьмого элементов И, выходы которых являются выходом устройства, первый информационный вход которого соединен со вторым входом первого компаратора, выход которого подключен ко второму входу...

Номер патента: 1191925

Опубликовано: 15.11.1985

Авторы: Герман, Гетманович, Оранский, Степанов, Сточек

МПК: G06J 1/02

Метки: интегратор, цифровой

...н открытий 113035, Москва, Ж - 35, Раушская наб, д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4Редактор М. ЛылынЗаказ 7 58/47 Изобретение относится к вычислительнойтехнике, в частности к интегрирующим устройствам, и может быть использовано вцифровых системах управления и системахобработки данных.Цель изобретения - сокращение оборудования.На чертеже приведена структурная схема устройства.Цифровой интегратор содержит п регистров 1 поЛь 1 нтегральной функции, входнойкоммутатор 2, сумматор 3, выходной коммутатор 4, регистр 5 хранения промежуточныхсумм, оперативное запоминающее устройство 6, генератор 7 тактовых импульсов,элементы И 8, триггер 9, счетчик 10 адреса,элемент .НЕ 11, входы 12 подынтегральнойфункции и выходы...

Номер патента: 1203552

Опубликовано: 07.01.1986

Авторы: Золотовский, Коробков

МПК: G06F 15/32, G06J 1/02

Метки: алгебраических, решения, систем, уравнений

...Р . Этот факт фиксируется.в счетчике 17 наличием во всех разрядах единицы, После поступлениясигнала четного цикла и-го шагасчетчик 17 переполняется и на выхп де переноса формируется сигнал, покоторому содержимое накапливающихсумматоров 1 г переписываетсяв регистры 8 9; и 10; умножителейДалее процесс корректировки элементов матрицы У продолжается по описанному выше алгоритму. Параллельно с процессом формирования обратнойматрицы выполняется интерационныйпроцесс вычисления неизвестных х.Отыскание неизвестных продолжается тех пор пока приращения Чхстанут равными нулю. Этот факт фиксируется с помощью и схем сравненияС- для 11для ячейки 2 С 1 - для 1 С - для 1 22 , 2 21 -Д Формула изобретенияУстройство для решения систем...

Номер патента: 1244682

Опубликовано: 15.07.1986

Авторы: Гищак, Гнездов, Лещенко, Ткаченко, Шихутский

МПК: G06F 15/173, G06J 1/02

Метки: задач, многоэкстремальных, оптимизационных, решением

...сигнала 7 =О, т.е. до нахождения направления, дающего убы-. вание значения функции. Обычно первое же новое направление при одном из знаков дает убывание значения функции на некотором отрезке.Работа коммутатора 2, представляющего собой дискретный автомат, описывается графом (фиг.2). Состоя 50 ние Исх соответствует удержанию направления, В него автомат возвращается из состояний "Н" и "Р" по условию ВГ , т.е. при появлении сигнала 6 =О. По условию 8автомат переходит из состояния "Исх" в состояние "Н", где формируется команда 1 и далее, если Ь =1, поочередно по 682 4сигналамменяет состояния "Н и"Р" (команда Р ) до появления сигнала Й =О и возврата в состояние "Исх"Команды поступают в блок 3 насчетный вход счетчика 4, При этомсчетчик...

Номер патента: 1257672

Опубликовано: 15.09.1986

Авторы: Гузик, Диомидов, Евтеев, Каляев, Криворучко, Крюков, Румянцев, Яровой

МПК: G06J 1/02

Метки: вычислительная, интегрирующая, структура

...сравнения, блок памяти, блоки образования приращений, шесть блоков коммутации, дешифраторцатчики управляющих воздействий, датчики управляемых параметров и элементы ИДИ, причем группа входов распределенных временных импульсов блока расчетных параметров, группа входов распределенных временных импульсов блока постоянных параметров, группа входов распределенных временных импульсов блока программно-изменяемых параметров и группа входо 25 30 35 40 45 50 55 распределенных временных импульсовблока граничных параметров соединеныс группой выходов распределенныхвременньгх импульсов управления, выходы счетцых импульсов и сброса блока управления соединены соответственно со счетным входом и входом установки нуля счетчика текущеговремени, вход...

Номер патента: 1273962

Опубликовано: 30.11.1986

Авторы: Борухов, Гафуров, Рабеджанов

МПК: G06G 7/38, G06J 1/02

Метки: дифференциальных, интегрирования, уравнений

...из уравнений конечно-разностной аппроксимации производной, тогда при Ь= 1ДЦ1сц, ;1 Ьс Е. -ф соа а ффтЪск 1 аьилисо1 11ь 1 ьОткудац, й Е(х) + 1 ц; 1+,,+Щ.,.гдес,Д ййД юссО осоУравнение (5) является обобщенньщ уравнением интегрирования дифференциального уравнения и-го порядка, эквивалентно уравнению блок-схемы набора решающих элементов, состоящих иэ и интеграторов, инверторов и сумматоров.На основе уравнения (5) можно построить устройства для интегрирования дифференциального уравнения п-го порядка, т.е, возможно последовательное определение значений искомой функции Ц,. с шагом дискретности Ь = ах.Начальные условия задачи, значения (и) всех производных и функциивводятся в блоки памяти 2,22,какзначения функции из последовательности...

Номер патента: 1295408

Опубликовано: 07.03.1987

Авторы: Ле, Родионов

МПК: G06F 15/00, G06J 1/02

Метки: информации, накопления

...вход блока памяти и считывает код команды во внутренние регистры операционного блока. В циклах М и 25 М выполнения команды импульс с вы 3хода 27 дешифратора 8 блокирует коммутатор 2 и через коммутатор 18 передает на его выход 26 адрес из счетчика 9 - адрес информационного канала 30 АЦП. Операционный блок выполняет команду 1 БКМ, но с данными из ячейки блока памяти, адресуемой содержанием счетчика 9. Если после выполнения указанной команды переполнения данной ячейки блока памяти нет, то импульс с выхода 28 дешифратора поступает на элемент И 11 и с его выхода 34 через элемент ИПИ 15 (выход 36) на преобразователь 4, устанавливая его в исход ное состояние, а триггер 19 - в состояние "0", выход 33 которого блокирует системный...

Номер патента: 1325464

Опубликовано: 23.07.1987

Авторы: Кучма, Литвиненко, Лукьянов, Любушкин, Соломин

МПК: G06F 7/34, G06J 1/02

Метки: алгебраических, линейных, решения, систем, уравнений

...АЙ и С; дляданного ) и определяется коэффициент К:К= 2/М,где М - максимальный из коэффициентовАи С;.5 4-й шаг (фиг. 9), Вывод данных в блок 1производится следующим образом, Каждыйиз коэффициентов А, С; домножается накоэффициент К, переводится в число с фиксированной точкой и побайтно выдается вУВВ 27 в порт А и В, а в порт С этого устройства (разряды СО - С 5) выводится адресуправпяемого элемента, который формируется в виде Р= 1 - 1 для первых кодоуправляемых узлов 8 и в виде Р= 1 Х 1+ 1 - 1. длявторых кодоуправляемых узлов 9. Содержи 15 мое портов А, В и С УВВ 27 выдается на магистрали адреса, данных и управления. Затем программно изменяется содержимое седьмого разряда (С 5) порта С УВВ 27 (формируется тактовый импульс по...

Номер патента: 1330629

Опубликовано: 15.08.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64, G06J 1/02

Метки: избыточном, коде, последовательном, чисел

...16, где происходит сложение старших разрядов функции Г;, и приращения рГ,.1В блоке 17 записана таблица перемножения цифр в избыточной четверичной системе счисления. Полученное произведение имеет два разряда. Старший рязряд поступает непосредственно на блок 21, а второй разряд через элементы задержки 18, 19 и 20. В блок 21 записана таблица слоения трех цифр. Третья цифра есть цифра остатка, поступающего иэ регистра 26. Ре" зультат сложения трех цифр есть двухраэрядная сумма, старший разряд которого поступает на сумматор 25 непосредственно, а мпадший разряд через элементы задержки 22, 23 и 24. В сумматоре 25 происходит сложение старшего текущего разряда и младшего предыдущего ряэряда. Полученный самый старший разряд является разрядом...

Номер патента: 1462378

Опубликовано: 28.02.1989

Авторы: Журавлев, Левин, Трахтенберг, Шор

МПК: G06F 7/38, G06J 1/02

Метки: аналого-цифровое, дифференциальных, решения, системы, уравнений

...4,Одновременно в узле 22 управления Формируется сигнал, осуществляющий пуск аналого-цифрового преобразователя 5.С помощью узла 22 управления осуществляется циклическая работа преобразователя 5 с записью в регистры 24 и 30 соответственно значенийпеременныхХ; и Х что обеспечивает периодическое обновление значений врегистрах 24 и 30, Блок 1 в соответствии с программой задает адрес од-. ного иэ регистров 24 или 30 и считывает из него значения переменной в " блок 2 памяти,В соответствии с заданными в таймере 14 интервалами интегрирования Формируются сигналы прерывания, поступающие в блок 1, который осуще- ствляет обработку прерываний, Необходимые изменения режимов работы интегрщоров 4, управление узлами коммутации 20, 25, 28, 29, 35 и...

Номер патента: 1476502

Опубликовано: 30.04.1989

Авторы: Грездов, Симонян, Чилингарян, Шихутский

МПК: G06J 1/02

Метки: дифференциальных, решения, систем, уравнений

...=Ь; (х)д ;Ц (х,)=а;(х,);10 а(х)=Ц;(х),где Ц; - вспомогательная Функция(1.=1И).Реализация метода градиентногодифференциального спуска в предлагаемом устройстве основана на очевидномиз (2) более медленном характере изменения величин Ц;(х) по сравнению сЬ,(х) и а,(х). Суть реализованногометода состоит в вычислении согласно (2) значений Ц,(х) и таком изменении аргумента х, чтобы его значения удовлетворяли условиям (3) .В предлагаемом устройстве значения25 Функций а(х) и Ь(х) (1=1 уеп)Формируются соответственно Формирователями 1 и 2.Величины Ц,(х) (х=1Н) Формируются интеграторами 3 при начальныхЗО условиях на интеграторахЦ;(х )=а, (х ) .Сумматоры 4 выполняют вычитаниесогласно (3) поступающих на их входыкомпонент а (х) и Ц(х)...

Номер патента: 1557571

Опубликовано: 15.04.1990

Автор: Лозинский

МПК: G06J 1/02

Метки: интегратор

...второму входу окажется запертым, и частотный сигнал преобразователя 1 будет поступать через элемент И 7 на вычитающий вход реверсивного счетчика 2. Напряжение с выхода преобразователя 3 будет уменьшаться. Поскольку состояние триггера 5 осталось неизменным, .т,е. на управляющий вход блока 13 продолжает поступать уровень "1", то напряжение на .выходе устройства будет также уменьшаться и повторять по знаку напряжение цифроаналогового преобразователя 3.При полной разгрузке реверсивного счетчика 2 выходное напряжение устрой 1557571 ъ 65 10 15 20 ства станет равным нулю. При этом вновь на вход синхронизации триггера 5 начнут поступать тактовые импульсы и его дальнейшее состояние будет зависеть от полярностивходного напряжения Б . При...

Номер патента: 1608708

Опубликовано: 23.11.1990

Авторы: Лужецкий, Николаева, Романюк, Стахов

МПК: G06J 1/02

Метки: интегратор, цифрочастотный

...по числу импульсов последовательности, 10 сти с выходов блоков 3 и 5 эквивалентны по 40 45 50 55 15 20 25 30 35 Контроль работы интегратора осуществляется следующим образом.Импульсы с выхода блока 3 формирования последовательности импульсов поступают на суммирующий вход счетчика 7, а импульсы с выхода блока 5 формирования последовательности импульсов - на вычитающий вход счетчика 7,Поскольку частотные последовательночислу импульсов, то по окончании цикла интегрирования состояние счетчика 7 при правильной работе интегратора должно быть нулевым.Состояние счетчика 7 по окончании цикла интегрирования фиксируется триггером 9. Для этого вход переполнения счетчика 7 подключен к О-входу триггера 9, а управляющий С-вход триггера 9 - к...