Интегратор

ФИзобретение относится к вычислительной технике и предназначено дляиспользования в качестве интегрирующего звена систем регулирования.Целью изобретения является расширение Аункциональных возможностей засчет интегрирования двуполярных сигЪнглов,На чертеже приведена схема предла" 1 Огаемого интегратора.Интегратор содержит преобразователь 1 напряжение - частота, реверсивный счетчик 2, цифроаналоговыипреобразователь 3, КЯ-триггер 4,0-триггер 5, первый, второй и третийэлементы И 6,7 и 8 соответственно,первый и второй мультиплексоры 9 и10 соответственно, элемент 11 задержки, блок 12 сравнения с нулем н блок13 инвертирования.Интегратор работает следующим образом.Пусть в момент включения интегратора реверсивный счетчик 2 обнулен, 25а входное напряжение Бь равно нулю.ВкВ этих условиях на выходе блока 12Аормируется логическая единица, чторазрешает прохождение через элементИ 8 тактовых импульсов, поступающихна его второй вход из преобразователя 3. Тактовые импульсы поступают навход .синхронизации В-триггера 5 иприводят его выходы в состояние, зависящее от потенциала прямого выходаКЯ-триггера 4, В рассматриваемых ус 35ловиях этот потенциал заранее не определен, это вызывает и неопределенность состояния Э-триггера 5.ВПри отклонении входного напряжения 40от нуля и далее во всех случаях этанеопределенность снимается. Для опре, деленности рассуждений можно, например, принять, что в случае положительного значения напряжения, подаваемого на вход интегратора, преобразователь 1 напряжение . - частота форми. рует на своих выходах знака полярности входного напряжения потенциалы,приводящие к появлению уровня1 напрямом выходе ЕЯ-триггера 4. Поскольку счетные импульсы, снимаемые с частотного (информационного) вьмода преобразователя 1, проходят через элемент 11 задержки, реверсивный счетчик2 остается некоторое время обнуленными за это время Л-триггер 5 успеваетустановить на своем прямом выходеуровень "1". С появлением первой же единицы в коде реверсивного счетчика 2 на выходе блока 12 образуется сиг- . нал нулевого уровня, которыи запирает элемент И 8 и запрещает изменения состояния Л-триггера 5При уровне " 1" на О-вьмоде Р-триггера 5 интегратор работает следующим образом,Положительная полярность входного напряжения Пд ,вызывает единичный и нулевой. логические уровни соответственно на О- и -выходах КБ-триггера 4, Через мультиплексоры 9 и 10 эти уровни передаются на первые входы элементов И 6 и 7 соответственно, По своим вторым входам элемент И 6 будет открыт, а элемент И 7 - закрыт. Поэтому частотный сигнал преобразователя 1 напряжение - частота, проидя элемент 11 и элемент И 6, будет поступать в этих условиях на вход суммирования реверсивного счетчика 2, При этом будет увеличиваться (по модулю) напряжение с выхода преобразователя 3. Для определенности рассуждений будем считать, что это напряжение всегда положительно, что уровень логической единицы на управляющем входе блока 13 обусловливает коэффициент его передачи, равный +1, а уровень логического нуля - коэфАициент, равный В этих условиях постоянному полояительному напряжению 68 на входе устройства будет соответствовать равномерно растущее положительное напряжение на его вьмоде.При изменении полярности входного напряжения Бна прямом выходе триггера 4 установится уровень "0", а на инверсном выходе - уровень "1". Соответственно такие уровни передадутся через мультиплексоры 9 и 10 на входы элементов И 6 и 7, Элемент И 6 при этом по своему второму входу окажется запертым, и частотный сигнал преобразователя 1 будет поступать через элемент И 7 на вычитающий вход реверсивного счетчика 2. Напряжение с выхода преобразователя 3 будет уменьшаться. Поскольку состояние триггера 5 осталось неизменным, .т,е. на управляющий вход блока 13 продолжает поступать уровень "1", то напряжение на .выходе устройства будет также уменьшаться и повторять по знаку напряжение цифроаналогового преобразователя 3.При полной разгрузке реверсивного счетчика 2 выходное напряжение устрой 1557571 ъ 65 10 15 20 ства станет равным нулю. При этом вновь на вход синхронизации триггера 5 начнут поступать тактовые импульсы и его дальнейшее состояние будет зависеть от полярностивходного напряжения Б . При положительной полярновхсти единичный уровень на прямом выходе триггера 5 сохранится, реверсивный счетчик 1 начнет заполняться и на выходе устройства будет расти положительное напряжение. При отрицательной полярности входного напряжения и разгруженном реверсивном счетчике 2 на прямом выходе триггера 5 установится уровень ".О", перенесенный с прямого выхода триггера 4.На уровне "О" на прямом выходе триггера 5 устройство работает следующим образом,Если после полного обнуления реверсивного счетчика 2 отрицательная полярность входного напряжения сохраняется, то с помощью мультиплексоров 9 и 10 уровень "О" на прямом выходе триггера 4 и уровень "1" на его инверсном выходе передадутся на первые входы элементов И 7 и б соответственно. При этом элемент И 7 окажется запертым по своему второму входу и частичный сигнал преобразователя 1, пройдя элемент задержки и элемент И б, будет поступать в этих условиях, на вход сложения реверсивного счетчика 2. Напряжение на выходе цифроаналогового преобразователя 3 начнет увеличиваться, Таким же по величине, но обратным по знаку будет выходное напряжение устройства, поскольку в этом случае коэффициент передачи блока 13 равен -1.Полярность выходного напряжения останется отрицательной и при изменении полярности входного напряжения с отрицательной на положительную. Но при этом окажется закрытым по своему .второму входу элемент И б и реверсивный счетчик 2 будет работать в режиме вычитания. При полной разгрузке указанного счетчика 2 дальнейшая работа устройства будет зависеть, как показано вьппе, от полярности входного сигнала. 25 30 35 40 45 50 Формула изобретенияИнтегратор, содержащий преобразователь напряжение - частота, реверсивный счетчик и цифроаналоговый преобразователь, причем выходы реверсивного счетчика соединены с входами цифроаналогового преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных ф возможностей за счет интегрирования двуполярных сигналов, в него введены блок инвертирования, два мультиплексора, три элемента И, П-триггер, КЯ- триггер, блок сравнения с нулем и элемент задержки, причем вход интегратора соединен с входом п 15 еобразователя напряжение - часточа, информационный выход которого через элемент задержки соединен.с первыми входами первого и второго элементов И, выходы которых соединены с суммирующим и вычитающим входами реверсивного счетчика соответственно, выходы которого соединены с входами блока сравнения с нулем, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом синхронизации П-триггера, прямой и инверсный выходы которого соединены с управляющими входами первого и второго мультиплексоров, первый и второй знаковые выходы преобразователя напряжение - частота соединены с Б- и К-входами КБ-триггера соответственно, прямой выход которого соединен с первыми информационными входами первого и второго мультиплексоров и информационным входом Л-триггера, инверсный вьчход КБ-триггера соединен с вторыми информационными входами первого и второго мультиплексоров, выходы которых соединены с вторыми входами первого и второго элементов И, тактовый выход цифроаналогового преобразователя соединен с вторымгвходом третьего элемента И, информа-,ционный выход цифроаналогового преобразователясоединен с информационным входом блока инвертирования, управляющий вход которого соединен с прямым выходом Л-триггера, выход блока инвертирования соединен с выходом интегратора.