Цифровая интегрирующая структура

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оц 900300"ф(23) ПриоритетОпубликовано 23. 0182, Бюллетень Йо 3Дата опубликования описания 23. 01. 82 51 М. Кл,з С 06 т 1/02 С 06 Р 7/64 Государственный комитет СССР по делам изобретений н открытий( 54 ) ЦИФРОВАЯ ИНТЕ ГРИРУЮЦАЯ СТРУКТУРА Изобретение относится к вычислительной технике и предназначено длярешения широкого класса задач, описываемых системами дефференциальныхи алгебраических уравнений и уравнениями, сводящимися к дифференциальным, а также для моделированиясложных процессов и объектов.Известны цифровые интегрирующие .структуры, содержащие решающие блоки, блоки коммутаций, блоки ввода ивывода и блоки управления, предназначенные для решения широкого класса задач, описываемых системами дифференциальных и алгебраических уравнений и уравнениями, сводящимися кдифференциальным 1) и 2),Основным недостатком известныхструктур является большой расход оборудования для их построения вследствие больших затрат на коммутациюрешающих блоков, не позволяющий практически создавать цифровые интегрирующие структуры (ЦИС) большой мощности, а также малогабаритные бортовые ЦИС,Наиболее близкой по технической,сущности к предлагаемой является ЦИСс одноразрядными приращениями, содержащая решающие блоки, блок ввода,олок вывода, блок управления, блок набора, блок коммутаций из коммутирукщих эле ментов, причем выход блока набора соединен с группой входов каждого решающего блока, а вход блока набора соединен с первым выходом каждого решающего блока, первый выход блокаввода соединен с первым входом каждого решающего блока, первый выход блока управления соединен со входом блока ввода и вторым входом каждого решающего блока, а вход блока управления соединен со вторым выходом каждого решающего блока и с первым входом бло ка вывода, второй вход которого соединен со вторым выходом блока управления, второй выход блока ввода соединен с первым входом каждого коммутирующего элемента блока коммутации, первый выход каждого решающего блока соединен также со вторыми входами соответствующей группы коммутирующих элементов блока коммутации, а первая группа входов каждого решающего блока соединена также с вы- .ходами соответствующих групп коммутирующих элементов блока коммутации 3) .Основным недостатком известной З 0 ЦИС с одноразрядными приращениямигде О - затраты оборудования наРодин разряд сдвигающегорегистра;01, - затраты оборудования наодин дешифратор;0 - затраты оборудования на 5один двухвходовой элементИ (на двухвходовой элемент И- И-НЕ с открытым коллектором или аналогичный ключ),В то же время при реализации ЦИС 10 с одноразрядными приращениями на интегральных микросхемах серий К 164 и К 502 эти затраты составляют: ЯР 6= =3-5 корпусов микросхем; 0 з =1,5 корпуса микросхемы; 0 = -(; корпУса 15кз микросхемы, Оэ =ф 4 корпусов микросхем; ЯП= корпуса микросхем,тогда цмс (,Н(5 И+с(Н (51ц ч с 1,ф М+9(1 сой 1+2 с)Й - и-Н 2 М Ц 205+ (,Бд(ч5+ "8 Д ГРоуР+1 Е 2 д+ ии5+ (,М5 фб(Г 1 оу 12)+ф ИУчитывая, что 0=2-7, Н= 50-1000, и= 5-50, получимСцинк 5+1,5 (2. - :7 ) (50-:(000) Эцчс 5+дй-;7)(ТРО (БО-:1 оооЛ+2)+(Г-.50) 30 (Ъ -15 О 25 Таким образом, предлагаемая ЦИС с одноразрядными приращениями в зависимости от требуемой вычислительной мощности структуры и быстродействия обеспечивает сокращение затрат оборудования в 13-150 раз в сравнении с известной ЦИС с одноразрядными приращениями с учетом реализации их на интегральных микросхемах серий К 164 и К 502 и тем самым позволит создавать малогабаритные настольные ЦИС, бортовые ЦИС средней мощности, а также позволит практически создавать ЦИС большой мощности, 45 Формула изобретения 50 1. Цифровая интегрирующая структура, содержащая блок ввода, решающие блоки, блок управления, блок вывода, блок коммутации,причем первый вы ход блока ввода соединен с первыми входами решающих блоков, первый выход блока управления соединен со входом блока ввода и вторыми входами решающих блоков, а выходы решающих блоков 0 соединены со входом блока управления и с первым входом блока ,вывода, второй вход которого соединен со вторым выходом блока управления, о т л и ч а ю ш а я с я тем что с целью сокращения затрат оборудования, внее введены сдвигающие регистры положительных приращений, сдвигающие регистры отрицательных приращений,программные регистры сдвига и дешифраторы, а блок коммутации состоит изэлементов И положительных и отрицательных приращений, причем третийвыход блока. управления соединен спервыми входами сдвигающих регистров положительных и отрицательныхприращений и с управляющими входамипрограммных регистров сдвига, пер -вая группа информационных входовкоторых соединена с выходами выдачи программ коммутации блока ввода,выходы программных регистров сдвигасоединены со второй группой инфор -мационных входов этого регистра и совходами соответствующего дешифратора, выходы каждого из которых соединены с первыми входами соответствующих элементов И положительных приращений блока коммутации и с первыми входами соответствующих элементов .И отрицательных приращений блока коммутации, второй выход каждогорешающего блока соединен со вторымивходами соответствующих элементов Иположительных приращений блока коммутации, а третий :выход каждогорешающего блока - со вторыми входами соответствующих элементов И отрицательных приращений блока коммутации, второй вход каждого сдвигающегорегистра положительных приращенийсоединен с выходом соответствующихэлементов И положительных приращений блока коммутации, а второйвход каждого сдвигающего регистраотрицательных приращений соединен свыходом соответствующих элементов Иотрицательных приращений блока коммутации, первая. группа входов каждого решающего блока соединена с соот -ветствующей группой выходов соответствующего сдвигающего регистра положительных приращений, а вторая группа входов каждого решающего блокасоединена с соответствующей группойвыходов соответствующего регистраотрицательных приращений. 2. Цифровая интегрирующая струк - тура поп. 1, отличающая с я тем, что блок управления содержит пульт управления, счетчик итераций, счетчик точек решения, блок пуска-останова, включающий три узла сравнения, два счетчика, два элемен та НЕ, четыре триггера, пять линий задержки, семь элементов ИЛИ, девять элементов И, комбинационный сумматор и делитель частоты, блок формирования управляющих импульсов и потенциалов, включающий распределитель импульсов, узел триггеров, элемент И, элемент ИЛИ и генератор тактовых им -пульсов, причем первая группа выходов пульта управления и группа выходов счетчика итераций соединены соответственно с первой и второй группами входов первого узла сравненияблока пуска-останова, вторая группавыходов пульта управления и группавыходов счетчика точек решения соединены соответственно с первой и второй группами входов второго узласравнения блока пуска-останова, выход 10первого узла сравнения блока пускаостанова соединен со входом первогоэлемента И этого же блока и черезпервый элемент 1 П ч со входом второго элемента И этого же блока, выход которого через первую линию задержки соединен со входом первогоэлемента ИЛИ и со входом второго элемента ИЛИ этого же блока, выход которого соединен с единичным входом 20первого триггера этого же блока, выход первого элемента И блока пускаостанова соединен через вторую линию задержки со входом третьего элемента ИЛИ этого же блока, выход которого соединен со вторым входом первого элемента ИЛИ и с .нулевым входомвторого триггера этого же блока,единичный выход которого соединен совходом третьего элемента И и со входом четвертого элемента И этого жеблока, второй вход которого соединен с нулевым выходом первого триггера этого же блока, выход третьегоэлемента И блока пуска-останова сое-.- 35динен с единичным входом третьеготриггера этого же блока, единичныйвыход которогс соединен со входомпятого элемента И этого же блока, выход которого через третью линию задержки соединен со входом .чет вертого элемента ИЛИ этого же блока, выход которого соединен с нулевым входом первого триггера и с нулевым входом третьего триггера этого же блока, выход четвертого элемента И 45 блока пуска-останова соединен со входом первого счетчика этого же блока, второй вход которого соединенс выходом первого элемента ИЛИ, а группа выходов - с группой входов шест 1- 50 го элемента И этого же блока, выход которого соединен со вторыми входами первого и второго элементов И этого же блока, выход второго узла сравнения блока пуска-останова соеди нен со входом седьмого элемента И и через второй элемент НЕ - со входом восьмого элемента И этого же блока, выход которого соединен со вторым ходом второго элемента И 1 И и с еди. ничным входом второго триггера этого же блока, выход седьмого элемента И блока пуска-останова соединен через четвертую линию задержки.со входом шестого элемента ИЛИ этого же блока выход которого соединен с первым65 входом счетчика точек решения, группа выходов комбинационного сумматора блока пуска-останова соединена спервой группой входов третьего узласравнения этого же блока, вторая группа входов которого соединена с группой выходов второго счетчика этого жеблока,а выход - через пятую линию за-держки соединен со вторыми входамиседьмого и восьмого элементов И этого же блока и со входом седьмогоэлемента ИЛИ этого же блока, выходкоторого соединен с первым входомвторого счетчика и с нулевым вхОдомчетвертого триггера этого же блока,единичный вход которого соединен свыходом второй линии задержки этогоже блока, а единичный выход - со входом девятого элемента И этого же блока, второй вход которого соединен свыходом делителя частоты этого жеблока, а выход - со вторьм входомвторого счетчика этого же блока, пер.вый вход счетчика итераций соединенс выходом третьего элемента ИЛИ блока пуска-останова, второй вход - сединичным выходом третьего триггераблока пуска-останова, а третий входс первым выходом распределителя импульсов блока формирования управляющих импульсов и потенциалов, первыйвход которого соединен с едйничнымвыходом первого триггера блока пуска-останова, второй выход распределителя импульсов блока формированияуправляющих импульсов и потенциаловсоединен со вторым входом третьегоэлемента И блока пуска-останова, третий выход - со вторым входом пятогоэлемента И блока пуска-останова, агруппа выходов - с группой входовузла триггеров блока формированияуправляющих импульсов и потенциалов,первый выход которого соединен совходом элемента И блока формированияуправляющих импульсов и потенциалов,второй вход которого соединен с нулевым выходом второго триггера блока пуска-останова, а выход - со входом элемента ИЛИ, второй вход которого соединен также с выходом четвертого элемента И блока пуска-останова, выход генератора тактовых импульсов блока формирования управляющих импульсов и потенциалов соединенсо вторым входом распределителя импульсов и третьим входом элемента Иэтого же блока, с третьим входом четвертого элемента И и входом делителячастоты блока пуска-останова,первый выход пульта управления соединенстретьим входом второго элемента ИЛИблока пуска-останова, второй выход - со вторым входом пятого элемента ИЛИ блока пуска-останова, а третий выход - со входами третьего, четвертого, шестого и седьмого элементов ИЛИ блока пуска-останова и третьим входомраспределителя импульсов блока формирования импульсов и потенциалов,второй вход счетчика точек решениясоединен также с выходом третьегоузла сравнения, первый выход блокауправления соединен с первым и третьим выходами пульта управления, сединичным выходом третьего триггераблока пуска-останова, с четвертымвыходом распределителя импульсов,со вторым выходом узла триггера и свыходом генератора тактовых импульсов блока формирования управляющих импульсов и потенциалов, второйвыход блока управления соединен стретьим выходом пульта управления,с выходом первого узла сравнения ивыходом девятого элемента И блокапуска-останова, с пятым выходомраспределителя импульсов и с выходом генератора тактовых импульсов блокаформирования управляющих импульсов ипотенциалов, третий выход блока управления соединен с третьим выходомпульта управления и с выходом элемента ИЛИ блока Формирования управляющих импульсов и потенциалов, авходная шина блока управления соединена с группой входов комбинационного сумматора,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 481916, кл, 6 Об д 1/02, 1975.2. Авторское свидетельство СССР9 488205, кл. 6 Об Л 1/02, 1975.3. Авторское свидетельство СССРР 532112,кл. 6 Об 7 1 /02, 1976 (прототип),7 Тираж 731ВНИИПИ ГосудаРстпо делам изоб 3035, Москва, МПодписноеенного комитета СССРетений и открытийРаушская наб д. 4является большой расход оборудования, необходимый для ее построения вследствие больших затрат на коммутацию решающих блоков. При разработ. ке ЦИС большой мощности эти затраты оказываются настолько велики, что реализация подобных ЦИС оказывается практически невозможной.Цель изобретения - уменьшение затрат оборудования ЦИС с одноразрядными приращениями.Поставленная цель достигается тем, что в цифровую интегрирующую ,структуру, содержащую блок ввода, ре шающие блоки, блок управления, блок вывода и блок коммутации, причем первый выход блока ввода соединен с первым входом каждого решающего бло. ка, первый выход блока управления соединен со входом блока ввода .и со вторым входом каждого решающего бло-. ка, а выход каждого решающего блока соединен со входом блока управления и с первым входом блока вывода, второй вход которого соединен со вторым выходом блока управления, дополнительно введены сднигающие регистры . положительных приращений, сднигающие регистры отрицательных приращений, программные регистры сдвига и дешифраторы, блок коммутации, состоящий из элементов И положительных и отрицательных приращений, причем третий выход блока упранления соединен с первыми входами сднигающих регистров положительных и отрицательных приращений и с управляющими входами программных регистров сдвига, первая группа информационных входов которых соединена с выходами выдачи программ коммутации блока ввода, выходы программных регистров сдвига соединены со второй группой информационных входов этого регистра и со входами соответствующего дешифратора, выходы .каждого из котьрых соединены с первыми входами соответствующих элементов И положительнЫх и отрицательных приращений блока коммутации, второй выход каждого решающего блока соединен со вторыми входами соответствующих элементов И положительных приращений блока коммутации, а третий выход каждого решающего блока со вторыми входами соответствующих элементов И отрицательных приращений блока коммутации, второй вход каждого сднигающего регистра положительных приращений соединен с выходом соотнетствующих элементов И положительных приращений блока коммутации, а второй вход каждого сдвигающего регистра отрицательных приращений соединен с выходом соответствующих э;емснтон И отрицательных приращений пока коммутации, перная группа нходон каждого решающего блока соедине.иа с соответствующей группой выходов соответствующего сдвигающего регистра положительных приращений, а вторая группа входон каждого решающего блока соединена с соответствующей группой выходов соответствующего сдвигающего регистра отрицательных приращений.Кроме того, блок управления сьдержит пульт управления, счетчик итераций, счетчик точек решения, блок пуска-останова, включающий три узла сравнения, два счетчика, дна эле 10мента НЕ, четыре триггера, пять ли 20 левым входом третьего триггера зтб 5 ний задержки, семь элементон ИЛИ, 15 девять элементов И, комбинационныйсумматор и делитель частоты, блок,Формирования управляющих импульсов ипотенциалон, включающий распределитель импульсов, узел триггеров, элемент И, элемент ИЛИ и генератор тактоных импульсов, причем первая группа выходов пульта управления и группа выходов счетчика итераций соединены соответственно с первой и нто рой группой входов первого узла сравнения блока пуска-останона, втораягруппа выходов пульта управления игруппа выходов.счетчика точек решения соединены соответственно с пер вой и второй группами входон второго узла сравнения блока пуска-останова, выход первого узла сранненияблока пуска-останона соединен со входом первого элемента И этого же бло ка и через перный элемент НЕ - совходом второго элемента И этого жеблока, выход которого через первуюлинию задержки соединен со входомпервого элемента . ИЛИ и со входом 40 второго элемента ИЛИ этого же блока,выход которого соединен с единичнымнходом первого триггера этого же блока, выход первого элемента И блокапуска-останова соединен через вторую 4 линию задержки со входом третьегоэлемента ИЛИ этого же блока, выходкоторого соединен со вторым нходом первого элемента ИЛИ и с нуленым входом второго триггера этого жеблока, единичныйвыход которого сое динен со входом третьего элемента Ии со входом четвертого элемента Иэтого же блока, второй вход которогосоединен с нулевым выходом первоготриггера этого же блока, выход тре тьего элемента И блока пуска-останона соединен с единичным входом третьего триггера этого же блока, единичный выход которого соединен совходом пятого элемента И этого же б 0 блока, выход которого через третьюлинию задержки соединен со входомчетнертого элемента ИЛИ этого же блока, выход которого соединен с нуле"вым входом первого триггера н с нуго же блока, выход четвертого элемента И блока пуска-останова соединенсо входом первого счетчика этого жеблока, второй вход которого соединенс выходом первого элемента ИЛИ, агруппа выходов - с группой входовшестого элемента И этого же блока,выход которого соединен со вторымивходами первого и второго элементов И этого же блока, выход второгоузла сравнения блока пуска-останова 10соединен со входом седьмого элемента И и через второй элемент Е - совходом восьмого элемента И этого жеблока, выход которого соединен совходом пятого элемента ИЛИ этого же )5блока, выход которого соединен совторым входом второго элемента ИЛИи с единичным входом второго триггера этого же блока, выход седьмогоэлемента И блока пуска-останова соединен через четвертую линию задержки со входом шестого элемента ИЛИэтого же блока, выход которого соединен с первым входом счетчика точек реыения, группа выходов комбинационного сумматора блока пуска-останова соединена с первой группой вхо.дов третьего узла сравнения этого жеблока, вторая группа входов которогосоединена с группой выходов второгосчетчика этого же блока, а выходчерез пятую линию задержки соединенсо вторыми входами седьмого и восьмого элементов И этого же блока и совходом седьмого элемента ИЛИ этогоже блока, выход которого соединен спервым входом второго счетчика и снулевым входом етвертого триггераэтого же блока, единичный вход которого соединен также с выходом второй линии задержки этого же блока, аединичный выход - со входом девятогоэлемента И этого же блока, второйвход которого соединен с выходом делителя частоты этого же блока, а выход - со вторым входом второго счетчика этого же блока, первый вход счет.чика итераций соединен с выходомтретьего элемента ИИ блока пускаостанова, второй вход - с единичнымвыходом третьего триггера блокапуска-останова, а третий вход - спервым выходом распределителя импульсов блока формирования управляющих импульсов и потенциалов, первыйвход которого соединен с единичным 55выходом первого триггера блока пуска-останова, второй выход распределителя импульсов блока формированияуправляющих импульсов и потенциаловсоединен со вторым входом третьегоэлемента И блока пуска-останова,третий выход - со вторым входом пятого элемента И блокапуска-останова, а группа выходов - с группойвходов узла триггеров блока формирования управляющих импульсов и потенциалов, первый выход которого соеди нен со входом элемента И блока формирования управляющих импульсов и потенциалов, второй вход которого соединен с нулевым выходом второго триггера блока пуска-останова, а выход - со входом элемента ИЛИ, второй вход которого соединен также с выходом четвертого элемента И блока пуска-останова, выход генератора тактовых импульсов блока формирования управляющих импульсов и потенциалов соединен со вторым входом распределителя импульсов и третьим входом элемента И этого же блока, с третьим входом четвертого элемента И и входом делителя частоты блока пуска-останова, первый выход пульта .управления соединен с третьим входомвторого элемента ИЛИ блока пуска-останова, второйвыход - со вторью входом пятого элемента ИЛИ блока пускаостанова, а третий выход - со входами третьего, четвертого, шестого и седьмого элементов ИЛИ блока пускам останова и третьим входом распределителя импульсов блока формирования управляющих импульсов и потенциалов, второй вход счетчика точек решения соединен также с выходом третьего узла сравнения, первый выход блока управления соединен с первым и третьим выходами пульта управления, с единичным выходом третьеготриггера блока пуска-останова, с чет.вертым выходом распределителя импульсов, со вторым выходом узлатриггеров и с выходом генератора тактовых импульсов блока формированияуправляющих импульсов и потенциалов,второй выход блока управления соеди-нен с третьим выходом пульта управ-,ления, с выходом первого узла сравИнения и с выходом. девятого элементаблока пуска-останова, с пятым выходомраспределителя импульсов и с выходомгенератора тактовых импульсов блокаформирования управляющих импульсови потенциалов, третий выход блока управления соединен с третьим выходом пульта управления и с выходом элемента .ИЛИ блока формирования .управляющих импульсов и потенциалов, а входная шина блока управления соединена с группой входов комбинационно" го сумматора.На фиг,1 представлена функциональная схема предлагаемой цифровой интегрирующей системы; на фиг.2 - схема реализации блока управления ЦИС.В состав ЦИС (фиг.1) входят блок ввода 1, решающие блоки 2, блок управления 3, блок вывода 4, сдвигающие регистры положительных приращений 5, сдвигающие регистры отрица 900300нала приращений 11 блока коммутации 9В состав блока управления 3 предложенной ЦИС (фиг.2) входят пультуправления 12, счетчик итераций 13,счетчик точек решения 14, блок пуска-останова 15, содержащий первыйузел сравнения 17, второй узел сравнения 18, первый элемент И 19, первый элемент НЕ 20, второй элементИ 21, первую линию задержки 22, первый элемент ИЛИ 23, второй элементИЛИ 24, первый триггер 25, вторуюлинию задержки 26, третий элементИЛИ 27, второй триггер 28, третийэлемент И 29, четвертый элемент И 39,третий триггер 31, пятый элемент И32, третью линию задержки 33, четвертый элемент ИЛИ 34, первый счет -чик 35, шестой элемент И 36 седьмой элемент И 37, второй элемент НЕ38, восьмой элемент И 39, пятый элемент ИЛИ 40, четвертую линию задержки 41, шестой элемент ИЛИ 42, комбинационный сумматор 43, третий узелсравнечия 44, второй счетчик 45, пятую линию задержки 46, седьмой элемент ИЛИ 47, четвертый триггер 48,девятый элемент И 49, делитель частоты 50, блок формирования управляющих импульсов и потенциалов 16,содержащий распределитель импульсов 51, узел 52 триггеров, элемент И53, элемент ИЛИ 54, генератор так -товых импульсов 55, входную шину 56блока управления, первый выход 57блока управления, второй выход 58блока управления, третий выход 59блока управления.Первая группа выходов пульта управления 12 и группа выходов счетчика итераций 13 соединены соответственно с первой и второй группой входов первого узла сравнения 17 блокапуска в остано 15,Вторая группа выходов пульта управления 12 и группа выходов счетчика точек решения 14 соединены соответственно с первой и второй группой входов второго узла сравнения 18блока 15,Выход первого узла сравнения 17блока 15 соединен со входом первогоэлемента И 19 этого же блока и черезпервый элемент НЕ 20 - со входом второго элемента И 21 этого же блока,выход которого через первую линию задержки 22 соединен со входом перво- -го элемента ИЛИ 23 этого же блока исо входом второго элемента ИЛИ 24этого же блока, выход которого соединен с единичным входом первого триггера 25 этого же блока,Выход первого элемента И 1 Э блока15 соединен через вторую липин заДержки 26 СО ВХОДОМ тре 1 ь;о ямч. та ИЛИ 27 этого же блока, янх л к тельных приращений б, программке регистры сдвига 7, дешифраторы 8, блок коммутации 9, содержащий элементы И положительного канала прираще ний 10 и элементы И отрицательного канала приращений 11.Выход блока ввода 1 соединен с первым входом каждого решающего блока 2, второй вход каждого из которых соединен с первым выходом блока управления 3, 10Первый выход каждого решающего блока 2 соединен со входом блока управления 3 и с первым входом блока вывода 4, второй вход которого соединен со вторым выходом блока уп равления 3, третий выход которого соединен с первым входом каждого сдвигающего регистра положительных приращений 5, с первым входом каждого сдвигающего регистра отрицатель- .20 ных приращений 6 и со входом каждого программного регистра сдвига 7.Вход блока ввода 1 соединен также с первым выходом блока управления 3, а группа выходов блока ввода 1 соединена с первой группой входов каждого программного регистра сдвига 7.Группа выходов каждого программного регистра сдвига 7 соединена со второй группой входов этого же регистра 7 и с группой входов соответствующего дешифратора 8, выходы каждого из которых соединены с первыми входами соответствующих элементов И положительного канала приращений 10 блока коммутации 9 и с первыми вхо 35 дами соответствующих элементов И отрицательного канала приращений 11 блока коммутации 9.Второй вход каждого сдвигающего регистра положительных приращений 5 40 соединен с выходом соответствующей группы элементов И положительного ка.нала приращений 10 блока 9, а второй вход каждого сдвигающего регистра отрицательных приращений б сое динен с выходом соответствующей группы элементов И отрицательного канала приращений.1.1 блока 9Первая группа входов каждого решающего блока 2 соединена с соответ ствующей группой выходов соответствующего сдвигающего регистра положительных приращений 5,а ,.вторая группа входов - с соответствующей группой выходов соответствующего сдви гающего регистра отрицательных приращений 6.Второй выход каждого решающего блока 2 соединен со вторыми входами соответствующих групп элементов И положительного канала приращений 10 блока коммутаций 9, а третий выход каждого решающего блока 2 соединен со вторыми входами соответствующих групп элементов И Отрицательного наторого соединен со вторым входом первого элемента ИЛИ 23 и с нулевым входом второго триггера 28 этого жеблока, единичный выход которого соединен со входом третьего элемента И 29 и со входом четвертого элемента И 5 30 этого же блока, второй вход которого соединен с нулевым выходом первого триггера 25 этого же блока.Выход третьего элемента И 29 блока 15 соединен с единичным входом 10 третьего триггера 31 этого же блока, единичный выход которого соединен со входом пятого элемента И 32 этого же блока, выход которого через третью линию задержки 33 соединен со 15 входом четвертого элемента ИЛИ 34, выход которого соединен с нулевым входол первого триггера 25 и с нулевым входом третьего триггера 31 блока 15, 20Выход четвертого элемента И 30 блока 15 соединен со входом первого счетчика 35 этого же блока, второй вход которого соединен с выходом первого элемента ИЛИ 23, а группа выходов - с группой входов шестого элемента И 36 этого же блока, выход которого соединен со вторыми входами первого 19 и второго 21 элементов И этого же блока.30Выход второго узла сравнения 18 блока 15 соединен со входом седьмого элемента И 37 и через второй элемент НЕ 38 - со входом восьмого элемента И 39 этого же блока, выход которого соединен со входом пятого элемента,ИЛИ 40, выход которого соединен со вторым вход, второго элемента ИЛИ 24 и с единичныл входом второго триггера 28 блока 15.Выход седьмого элемента И 37 бло ка 15 соединен через четвертую линио задержки 41 со входом шестого элемента ИЛИ 42 этого же блока, выход которого соединен с первым входом счетчика точек решения 14. 45 Входная шина 56 блока управления соединена с группой входов комбинационного сумматора 43 блока 15, группа выходов которого соединена с первой группой входов третьего узласравнения 44, вторая группа входов которого соединена с группой выходов второго счетчика 45 этого же блока, а выход через пятую линию. задержки 46 соединен со вторыми входами седь мого 37 и восьмого 39 элементов Иэтого же блока и входом седьмого элемента ИЛИ 47 этого же блока, выход которого. соединен с первым входом.второго счетчика 45 и с нулевым вхо - бО дом четвертого триггера 48 этого же блокА, единичный вход которого соединен также с выходом второй линии задержки 26 этого же блока, а единич ный выход - со входом девятого эле мента И 49, второй вход которого соединен с выходом делителя частоты 50, а выход - со вторым входом второго счетчика 45.Первый вход счетчика итераций 13 соединен с выходом третьего элемента ИЛИ 27 блока 15, второй вход - с единичным выходом третьего триггера 31 блока 15, а третий вход - с первым выходом распределителя импуль-. сов 51 блока 16, первый вход которого соединен с единичным выходом первого триггера 25 блока 15.Второй выход распределителя импульсов 51 соединен со вторым входом третьего элемента И 29 блока 15, третий выход - со вторым входом пя.того элемента И 32 блока 15, а группа выходов - с группой входов узла триггеров 52 блока 16, первый выход которого соединен со входом элемента И 53 блока 16, второй вход которого соединен с нулевьил выходом второго триггера 28 блока 15, а выход - со входом элемента ИЛИ 54, второй вход которого соединен также с выходом четвертого элемента И 30 блока 15.Выход генератора тактовых импульсов 55 блока 16 соединен со вторым входом распределителя импульсов 51 и третьим входом элемента И 53 блока 16, с третьим входом четвертого элемента И 30 и входом делителя частоты 50 блока 15.Первый выход пульта управления 12 соединен с третьим входом элемента ИЛИ 24 блока 15, второй выход - со вторым входом пятого элемента ИЛИ 40 блока 15, а третий выход - со,входом третьего элемента ИЛИ 27, четвертого элемента ИЛИ 34, шестого элемента ИЛИ 42 и седьмого элемента ИЛИ 47 блока 15 и с третьим входом распределителя импульсов 51 блока 16.Второй вход счетчика точек решения 14 соединен также с выходом третьего узла сравнения 44 блока 15. Первый выход 57 блока управления соединен с первым и третьим выходами пульта управления 12, с единичным выходом третьего триггера 31 блока 15, с четвертьи выходом распределителя импульсов 51, со вторым выходом узла триггеров 52 и с выходом генератора тактовых импульсов 55 блока 16,Второй выход 58 блока управления соединен с третьим выходом пульта управления 12, с выходом первого узла сравнения 17 и Выходом девятого элемента И 49 блока 15, с пятым выходом распределителя импульсов 51 и с выходом генератора тактовых импульсов 55 блока 16.Третий выход 59 блока управления соединен с третьим выходом пультауправления 12 и с выходом элементаИЛИ 54 блока 16.Решение задач на предлагаемой ЦИСосуществляется приближенными Методами численного интегрирования. Результаты решения получаются в виде числовых значений искомых, величин черезравные интервалы времени,Решаемая задача представляется ввиде симметричной формы уравненийЙеннонан нрк=ДАрд 2, д 1 = ЕА д 2;где Арк и Ас) (3=123 М) являются постоянными коэффициентами,принимаюцими значения 0 или 1 в зависимости от решаемой задачи.Прямоугольные матрицы, . состав-ленные из коэффициентов Арк и Асквместе с вектором начальных,условийУрко с=12,И) .полностью задаютпрограмму решения задачи. На входы решающих блоков информация подается в виде приращений подрнтегральной функции и переменной интегрирования. Решаюций блок опеРирует с одноразрядными прирацениями, представленными в тернарной системе кодирования, и выполняет следуюцие операции: цифровое ин тегрирование 1 суммирование приращений; Функцию знака; ограничение; сложение.Перед началом работы блок управления 3 подачей соответствуюцегб сигнала с третьего выхода пульта управления 12 на первый свой выход 57 производит установку в нулевое положение блока ввода 1 и решаюцих блоков 2, подачей этого же сигнала на второй выход 58 . производит . установку н нулевое положение блока вывода 4, а подачей этого же сигнала на третий выход 59 производит установку в нулевое положение регистров 5 - 7, Кроме того., сигнал с третьего выхода пульта управления 12, пройдя через элемент ИЛИ 27, установит в нулевое состояние триггер 28 блока 15 и счетчик 13, пройдя через элемент ИЛИ 34, установит в нулевое состояние триггер 25 и 31 блока 15, пройдя через элемент ИЛИ 42, установит н нулевое состояние счетчик точек решения 14, пройдя через элемент ИЛИ 47 установит в нулевое состояние счетчик 45 и четвертый триггер 48 блока 15, пройдя через элементы ИЛИ 27 и . ИЛИ 23 установит в нулевое состояние первый счетчик 35 блока 15, а также установит в исходное состояние распределитель импульсов 51 блока 16, поступив на нторойего вход. Эатем производится настройка цИСна решение задачи. При этом иэ блокауправления 3 с первого выхода пультауправления 12 через первый выход 57в блок ввода 1 поступает сигнал начала настройки, который запускаетэтот блок и блок ввода 1 начинаетсчитывать с внешних носителей информации настроечную информацию и подавать ее в соответствующие решающиеблоки 2 и программные регистры 7.Одновременно блок управления 3 осуществляет выработку управляющих сигналов, обеспечивающих организациюввода информации в решающие блоки 2 5 и программные регистры 7. Причем нрешаюцие блоки 2 поступают начальныезначения подинтегральных функций и кода операции, а на входы программных регистров 7 поступает программа ком мутации, составленная в соответствии с матрицами коммутации Лрки А)причем в каждый регистр 7 поступаеттолько соответстнуюцая ему часть про.граммы коммутации. Программные ре гистры сдвига 7 представляют собойпараллельно-последовательные регистры, в которых последовательно представлено (с ф) групп разрядон (дколичество входов одного решающегоблока, Б - количество решающих блокОн н ЦИС, т.е. вычислительная мощность ЦИС, п - количество программных регистров сдвига, выбираемое нзависимости от требуемого быстродействия и затрат оборудования ЦИС),а параллельно в каждой группе разря -дов представлено (0 о 92 и), разрядов,где (Во 93) - наименьшее целое число, большее 1 оск 1 И. В результатекаждая группа параллельных разрядон 40 каждого программного регистра сдвига 7 поставлена в соответствие определенному входу определенного решающего блока 2 и н этой группе разрядов параллельным кодом записывается номер решаю 45 цего блока 2, выход которого соединен по структурной схеме решения задачи с данным входом данного решающего блока 2. Одновременно с подачейна входы программных регистров сдви га 7 программы коммутации из блока 1поступают в эти же регистры из блока управления 3 сигналы сдвига длительностью, ранной Е тактов.йПроисходит это следуюцим образом.55 .Сигнал начала настройки, поступаюций с первого ныхода пульта управления 12 на вход блока ннода 1, одновременно поступает через элементИЛИ 24 блока 15 на единичный входтриггера 25 этого же блока. В результате триггер 25 переходит в единичное состояние и подает на первый вход распределителя импульсов 51 блока 16 сигнал разрешения запуска, По этому сигналу распределитель 51 за пускается и начинает вырабатыватьральной функции, в регистре кода операций и т.п.), которые со второго вы 10 )5 низации ввода настроечной информации, Кроме того, управляющий потенциал длительностью (дв ) тактов с первогоНвыхода узла 52 поступает на вход элемента И 53 блока 16 и, так как триггер 28 блока 15 после установки в исходное состояние выдает с нулевого выхода разрешающий сигнал на другой вход элемента И 53 блока 16, то в течение (й -") тактов в каждом цикле работы распределителя 51 через открытый элемент И 53 будут проходить тактирующие импульсы с выхода генератора 55 и получающиеся в результате в каждом цикле сигналы сдвига длительностью (Д в ) тактов с выходайиэлемента И 53 через элемент ИЛИ 54 будут поступать на входы регистров 7,обеспечивая запись считываемой бло 35 причем в каждьрегистр 7 будет запи 40 и этап передачи приращений. Лишь на50 первой итерации этап передачи приращений,вследствие их нулевого значения,60 распределение временных импульсов,которые с выходов распределителя 51поступят на единичные и нулевые входы триггеров узла. 52 блока 16 и произведут выработку управляющих сигналов соответствующей длительности(эта длительность зависит от количества разрядов и регистре нодинтегхода узла 52, также как и распределенные временные импульсы с четвертого выхода распределителя 51, будут поступать через первый выход 57 блока управления 3 в блок ввода 1 и решающие блоки 2 для обеспечения оргаи третий выход 59 блока управления 3 ком 1 с внешнего носителя информациипрограммы коммутации в регистр 7,сываться программа коммутации лишьтой группы решающих блоков 2, которая соответствует этому регистру(т.е. будет записываться вся соответ:ствующая только этому регистру часть программы коммутации),После ввода всей настроечной информации процесс настройки ЦИС заканчивается и начинается выполнение процесса решения задачи. Процесс решения задачи на каждой итерации разбивается на два этапа - этап вычислений отсутствует. Перед началом решения в блоке управления 3 на пульте 12 задается необходимое количество итераций, в течение которого вычисляется точка решения и задается необходимое число точек решения. Затем на пульте управления 12 блока 3 вырабатывается команда Пуск и соответствующий сигнал со второго выхода пульта управления 12 поступает через элемент ИЛИ 40 блока 15 на единичный вход триггера 28 этого же блока, устанавливая его в единичное состояние, и с выхода элемента ИЛИ 40 через эле 55 65 мент ИЛИ 24 - на единичный вход триггера 25 блока 15, подтверждая егоединичное состояние. В результатетриггер 28 блока 15 закроет элементИ 53 блока 16, запретив тем самымвыработку сигналов сдвига, обеспечивающих ввод программы коммутациив.регистры 7.Одновременно сигнал сединичного выхода триггера 28 блока 15 откроет элемент И 29 этого жеблока и первый временный импульс,соответствующий началу итерации, совторого выхода распределителя 51блока 16 пройдет через элемент И 29и установит в единичное состояниетриггер 31 блока 15, который начнетвыдавать на первый выход 57 блокауправления 3 сигнал, разрешающий решение. Этот сигнал с выхода блока 3поступает в решающие блоки 2 и в нихпроизводится выполнение этапа вычислений первой итерации, при этом также в решающие блоки 2 из блока 3 свыходов распределителя 51 и узла 52триггеров поступают временные импульсы и управляющие потенциалы, обеспечивающие процесс вычислений. Одновременно сигнал с единичного выходатриггера 31 блока 15 поступает науправляющий вход счетчика 13, разрешая суммирование, и первый временныйимпульс, соответствующий итерации,поступит с выхода распределителя 51блока 16 и перебросит счетчик 13 всостояние, равное единице. По окончании этапа вычислений на первойитерации последний временный импульс,соответствующий концу итерации, пройдет с третьего выхода распределителя51 блока 16 через открытый элементИ 32 блока 15 и, задержавшись на одинтакт на линии задержки 33, поступитчерез элемент ИЛИ 34 на нулевые вхо-.ды триггеров 25 и 31 блока 15 и установит их в нулевое состояние. В результате тоиггео 25 блока 15 прекоа-.тит выработку сигнала разрешения запуска в распределитель 51 блока 16и распределитель 51 перестанет выдавать на выход 57 блока 3 распределенные временные импульсы, а узел триг.геров 52 блока 16 - управляющие потенциалы, необходимые для организации процесса вычислений в.решающихблоках 2, а триггер 31 блока 15 пре;.ратитвыработку сигнала, разрешающего решение, На этом этап вычислений первой итерации заканчивается иначиная со следующего такта, тактирующие импульсы с выхода генератора55 блока 16 через открытый элементИ 30 блока 15 (так как триггер 25после окончания этапа вычислений первой итерации установился в нулевоесостояние, а триггер 28 находится сначала процесса решения задачи в еди.ничном состоянии) начнут поступатьна суькирующий вход счетчика 35, 900300 16последовательно изменяя его состояние до значения (с 1 -), и начнут поиступать с выхода элемента И 30 блока 15 через элемент ИЛИ 54 блока 16 на третий выход 59 блока 3, образуя сигнал сдвига длительностью (с Й) тактов. Начинается выполнение этапа передачи приращений во второй итерации. При этом сигнал сдвига с третьего выхода 59 блока 3 поступает на входы регистров 5 - 7, и производит 0 сдвиг находящейся в них информации и подачу программной информации с выходов регистров 7 на входы дешифраторов 8. При этом в каждом такте на входы дешифраторов 8 параллель ным двоичным кодом поступают номера решающих блоков, выходы которых по структурной схеме решения задачи соединены с соответствующими этим разрядам программных регистров 7 вход дами соответствующих решающих блоков 2. Дешифраторы 8 производят расшифровку номеров решающих блоков и подают управляющие сигналы на соответствующие элементы И положительно го 10 и отрицательного 11 каналов приращений блока коммутации 9, которые обеспечивают прохождение с выходов соответствующих решающих блоков 2 одноразрядных приращений, полученных 3 на предыдущей итерации, на входы сдвигающих регистров 5 и б, Поступающие с выходовблока 9 приращения записываются в каждом такте в первые разряды соответствующих регистров 5 или 6 и сдвигаются сигналом сдвига в следующем такте в следующие разряды этих регистров. В результате за с 1 ф "актов этапа передачи приращений про. грамма коммутации решающих блоков 2, 40 поступающая с выходов регистров 7, последовательно расшифровываясь на дешифраторах 8, перезапишется в эти же регистры, а в регистры 5 и б в соответствии с этой программой запишутся :одноразрядные приращения соответствующих решающих блоков 2,При этом,так как каждый разряд регистров 5 и б, так же как и регистров 7, соответствует определенному входу определенного решающего блока 2, то в этом разряде будет записано приращение того решающего блока 2, номер которого записан в соответствующий данному входу данного решающего блока 2 параллельнойгруппе разрядов 55 соответствующего программного регистра 7, т,е. будет записано приращение .решающего блока 2, выход которого по структурной схеме задачи соединен с данным входом данного решающего бло ка.2. По окончании этапа передачи, приращений, когда состояние счетчика 35 блока 15 в (с 1 ф) такте достигнет значения (й М-), то на выходе элемента И 36 появится сигнал, который поступит на входы элементов И 19 и 21 блока 15, но так как на выходе узла сравнения 17 блока 15 сигнал равенства кодов отсутствует, то элемент И 19 закрыт, а элемент И 21 открыт, так как на выходе инвертора 20 будет разрешающий сигнал, и в результате сигнал с выхода элемента И 36 в (й ф) такте поступит через элемент И 21 и, задержавшись на один такт на линии задержки 22, пройдет в следующем такте через ИЛИ 23 в счетчик 35, устанавливая его в нулевое состояние, и через элемент ИЛИ 24 на единичный вход триггера 25, устанавливая его в единичное состояние и запрещая прохождение тактирующих импульсов через элемент И 30 и ИЛИ 54 на третий выход 59 блока 3, завершая тем самым образование сигнала сдвига длительностью (д "-) тактов, и одновременно разрешая запуск распределителя 51 подачей сигнала разрешения запуска с единичного выхода триггера 25. На этом этап передачи приращений заканчивается, распределитель импульсов 51 запускается и первый временный импульс пройдет через открытый элемент И 29, так как триггер 28 находится с начала процесса решения задачи в единичном состоянии, и установит в единичное состояние триггер 31, который начнет выдавать через .первый выход 57 блока 3 в каждый решающий блок 2 сигнал, разрешающий решение. Начинается этап вычислений на второй .итерации, в течение которого приращения с выходов регистров 5 и б поступают на соответствующие входы соответствующих решаюших блоков 2. В блоках 2 производится вычисление новых значений подинтегральных функций и приращений ин - теграла, По окончании этапа вычислений на второй итерации блок 3 прекращает выработку сигнала, разрешающего решение, и вырабатывает сигнал сдвига длительностью (Д ).) тактов начинается этап передачи приращений на третьей итерации, а далее этап вычислений и этап передачи приращений периодически повторяются.После отработки заданного коли- честна итераций счетчик 13 в начале этапа вычислений на последней итерации первым временным импульсом перебросится в состояние, соответствующее заданному на пульте управления 12 количеству итераций, и в результате узел сравнения 17 блока 15 выдает сигнал равенства кодов, который через второй выход 58 блока 3 поступит в блок вывода 4 и запустит его. Блок вывода 4 производит считывание в свою буферную память получаемых на последней итерации значений подинтегральных функций из тех решающихми составляютй и щйй и(и - ОИ)В )2 и(и - )ц+иц ф+ о акопблоков 2, в коде операций которыхимеется признак печати. После проведения этапа вычислений на последнейитерации выполнится этап передачиприращений, по окончанию которогона выходе элемента И 36 блока 15появится сигнал и, так как на выходеузла 17 имеется сигнал равенства кодов, то элемент И 21 будет закрыт ине пропустит сигнал на запуск распределителя 51, но в то же время Оэлемент И 19 будет открыт и сигналс выхода элемента И 36 пройдет через элемент И 19 и, задержавшись наодин такт на линии задержки 26,пройдет через элемент ИЛИ 27 и установит в нулевое состояние триггер28 блока 15 и счетчик 13, а пройдяеще через элемент ИЛИ 23, установитв нулевое состояние счетчик 35 блока 15. На этом процесс вычисленияпервой точки решения заканчивается.В то же время сигнал с выхода линиизадержки 26 поступит на единичныйвход триггера 48 и перебросит его вединичное состояние. В результате 25триггер 48 откроет элемент И 49 и;разрешит прохождение импульсов с выхода делителя частоты 50, которыйпонижает частоту следования тактирующих импульсов до частоты работы печатающего устройства, на суммирующий вход счетчика 45 блока 15 и навторой выход 58 блока 3, как импульсов опроса, по которым блок 4 начинает вывод информации на печать.Одновременно счетчик 45 блока 15 производит подсчет импульсов,а узел 44производит сравнение значения счетчика 45 со значением суммы на выходесумматора 43, на входы которого поступают сигналы из тех решающих блоков 2, в коде операций которых имеется признак печати, т.е. значение навыходе сумматора 43 блока 15 соответствует числу решающих блоков 2, из45которых выводится информация. Послеокончания печати всей выводимой информации данной точки решения значение счетчика 45 блока 15 становитсяравным значению суммы на выходе сумматора 43 и узел 44 блока 15 выдает 50сигнал равенства кодов, которыйпройдет на вход счетчика 14 точек решения и перебросит его в состояние,равное единице, кроме того, этот сигнал пройдет через пятую линию задерж ки 46 и элемент ИЛИ 47 и установитв нулевое состояние счетчик 45 итриггер 48, запретив тем самым прохождение импульсов через элемент И49. На этом вывод информации на печать закончится, а сигнал равенствакодов с выхода узла 44 через линиюзадержки 46 поступит также на входыэлементов И 37 и И 39, но так как навыходе узла сравнения 18 блока 15 сигнал равенства кодов еще отсутствует, то элемент И 37 закрыг, а элемент И 39.открыт, так как на выходеэлемента НЕ 38 будет разрешающийсигнал. В результате сигнал с выходалинии задержки 46 пройдет через открытый элемент И 39 и поступит черезэлемент ИЛИ 40 блока 15 на единичныйвход триггера 28, устанавливая егов единичное состояние, и с выходаэлемента ИЛИ 40 через элемент ИЛИ24 - на единичный вход триггера 25,также устанавливая его в единичное состояние. Начнется этап вычисленийна первой итерации следующей точки решения. После отработки необходимого количества точек решения счетчик 14перебросится к состояние, соответствующее заданному на пульте управления 12 количеству точек решения,и. узел сравнения 18 блока 15 выдастсигнал равенства кодов, который закроет элемент И 39, запретив тем са мым прохождение сигнала с выхода узла 44, запускающего блок управления на вычисление следующей точки решения, и откроет элемент И 37. В результате сигнал с выхода узла 44 после печати информации последней точки решения пройдет, задержавшись на линии задержки 46, через элемент И 37линию задержки 41 и элемент ИЛИ 42 и установит счетчик 14 точек решения в нулевое состояние, а также установит в нулевое состояниетриггер 48 и счетчик 45, пройдя элемент ИЛИ 47. На этом процесс решениязадачи заканчивается.Таким образом, предлагаемая ЦИСс одноразрядными приращениями, производя решение задачи, выполняет накаждой итерации этап вычислений иэтап передачи приращений последовательно во . времени, при этом предла.гаемая ЦИС позволяет значительно сократить затраты оборудования.Если затраты оборудования на известную ЦИС с одновременными приращениями составляют(ц=Яр, кэфЧоп,где О - затраты оборудования наРоодин решающий блок;Я - затраты оборудования наодин коммутирующий элеКЭмент;затраты оборудования на организацию управления, вводопда и вывода информации,составляющие обычно не более 10 от общих затрат,то затраты оборудования на предлагаемую ЦИС с одноразрядными приращения