Устройство для интегрирования дифференциальных уравнений

СОКИ СОВЕТСКИХцЕИЛаМаСНРЕСПУБЛИК ПИСАНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТВУ Т 0 Р:Н 0 М, С ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(46) 30.11.86. Бюл. В 44 (71) Математический институт с вычислительным центром АН ТаджССР (72) Н.Р. Рабеджанов, М.Х. Гафуров ,и Н,Б. Борухов(56) Авторское свидетельство СССР Нф 807327, кл. С 06 С 7/38, 1981.Авторское свидетельство СССР .,В 801004, кл. С 06 С 7/38, 1981. 801273962(54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯДЮфЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ(57) Изобретение относится к вычислительной технике и может быть использовано для построения аналоговыхи гибридных вычислительных машин ицнфровых дифференциальных анализаторов, предназначенных для интегрирования дифференциальных уравнений.Устройство содержит коммутатор, сумматор, и блоков аналоговлй памяти,и блоков умножения на коэффициентыуравнения и блок синхронизации. Вустройстве достигнуто сокращение затрат аппаратуры и расширена областьприменения эа счет применения алгоритма, основанного на аппроксимаЦиидифференциального уравнения конечвами разностями. 3 ип.Изобретение относится к вычислительной технике, может быть использовано для построения аналоговых и гибридных вычислительных машин и цифровых дифференциальных анализаторов, предназначенных для интегрирования дифференциальных уравнений.Целью изобретения является упрощение устройства и расширение облас 1 О ти применения за счет интегрирования по произвольной независимой переменной.На фиг.приведена структура устройства; на фиг, 2 - метод решения уравнений; на фиг. 3 - временная диа 15 грамма, формируемая блоком синхронизации.Устройство содержит сумматор 1, и блоков аналоговой памяти 2 , 221 2, и блоков умножения на коэффициенты уравнения 33 3, коммутатор 4 и блок 5 сийхронизации.Рассмотрим дифференциальное уравнение первого порядкаЙца - Е(х) .ЙхУравнение конечно-разностной аппроксимации первой производной имеет вид (фиг. 2)ац 30Ь ( в ) 0йХ 1 1-1 фтогда при Ь1 а Е(х)11ьц - Е(х) + ц,а 1-1Уравнениеявляется уравнением интегратора, осуществляющего однократное интегрирование подинтегральной ф функции Е(х) и эквивалентно уравнению аналогового интегратора.Рассмотрим дифференциальное урав- . нение и-го порядка видай ц 4а Е(х)Уравнение конечно-разностной аппроксимации производной и-го порядка имеет вид (фиг. 3)и ( ) =Ь.ц,. +Ьц. и 6" ц 50+Ьц; (2) Величины коэффициентов ЬЬ,Ь уравнения (2) зависят от того, по отношению какой из и точек производит- Я ся аппроксимация.При и = 1 имеемЬ ц. + Ь ц +..+ Ь ц Е(х),1 тогдац с Е(х) + с ц. с ц (3) где Ьс с- -саЪффо оО.ЬЬУравнение (Э) является уравнением интегратора, осуществлявшего и кратное интегрирование подинтегральной функции и эквивалентно уравнению и последовательно включенных аналоговых интеграторов.Рассмотрим неоднократное дифференциальное уравнение и-го порядка общего вида" ца -- "- Е(х), (4)1х"Уравнения конечно-разностной аппроксимации производной и-го порядка относительно -й точки имеет следующий вид11 й Цф Ьц;,где Ь,Ь 1 . . .Ь - коэффициенты, определяемые из уравнений конечно-разностной аппроксимации производной, тогда при Ь= 1ДЦ1сц, ;1 Ьс Е. -ф соа а ффтЪск 1 аьилисо1 11ь 1 ьОткудац, й Е(х) + 1 ц; 1+,,+Щ.,.гдес,Д ййД юссО осоУравнение (5) является обобщенньщ уравнением интегрирования дифференциального уравнения и-го порядка, эквивалентно уравнению блок-схемы набора решающих элементов, состоящих иэ и интеграторов, инверторов и сумматоров.На основе уравнения (5) можно построить устройства для интегрирования дифференциального уравнения п-го порядка, т.е, возможно последовательное определение значений искомой функции Ц,. с шагом дискретности Ь = ах.Начальные условия задачи, значения (и) всех производных и функциивводятся в блоки памяти 2,22,какзначения функции из последовательности первых и точек. Правая часть через,5блоки 3 , в простейшем случае это могут быть потенциометры, подается накоммутатор. Блоки 33 3 предназначены для установки коэффициентов уравнения (5),1 ОРабота устройства заключается вследующем,На первом выходе блока 5 появляется управляющий сигнал, который включает коммутатор 4 и через выходы бло ков памяти 2,22 и подинтегральная функция Е(х) через блоки 33 3подаются на вход сумматора 1, на выходе которого обраэовывается суммарное напряжение, равное 20значению искомой Функции П, на 1-йточке, которое по этому же управляющему сигналу с выхода блока 5 заносится в блок памяти 2, .Далее осуществляется подготовкаустройства к следующему циклу определения значения искомой функции над+1 точке, Для этого по каждому следующему сигналу блока 5 происходитпоследовательная запись содержимого 30блока памяти 2 на 2,2. на 2, и т.д.,2, на 2 . При этом на выходе сумматора 1 йолучим значение искомой функции О,., на следующей д+1 точке. После ш циклов, количество которых про-порционально интервалу интегрирования О+х, происходит останов устройства.Таким образом, устройство осуществляет интегрирование дифференциаль- а 0ного уравнения и-го порядка по произвольной независимой переменной на основе конечно-разностной аппроксимации производных, что исключает операцию непосредственного интегрирования вычислением площади подинтегральной функции.Ф о р м у л а и э обретенияУстройство для интегрирования дифференциальных уравнений, содержащее коммутатор, о т л и ч а - ю щ е е с я тем, что, с целью упрощения устройства и расширения области применения эа счет интегрирования по произвольной независимой переменной, оно содержит сумматор, и блоков аналоговой памяти (и - порядок дифФеренциального уравнения), и блоков умножения на коэффициенты уравнения и блок синхронизации, причем выходы коммутатора соединены с входами сумматора, выход которого соединен с выходом устройства и информационным входом первого блока аналоговой памяти, выход которого соединен с информационным входом второго блока аналоговой памяти, выход 1-го ( = 2,п) блока аналоговой памяти соединен с информационным входом (+1)-го блока аналоговой памяти и входом (д)-го блока умножения на коэффициент уравнения, вход и-го блока умножения на коэффициент уравнения соединен с входом подынтегральной функции устройства, выходы блоков умножения на коэффициенты уравнения подключены к информационным входам коммутатора, управляющий вход которого соединен с первым выходом блока синхронизации, 1-й вход задания начальных условий устройства соединен с входом начальной установки (+1)-го (,1 = 1,п) блока аналоговой памяти, вход синхронизации записи 1-го (1=1,п) блока аналоговой памяти подключен к выходу блока синхронизации.1273962 ч с И Составитель А. ЧекановРедактор А. Гулько Техред .В.Кадар Коррект о Производственно-полиграфическое предприятие, г. Ужгород, ул, роП ектная 4 аз 6479/48 Тирж,671 ВНИИПИ, Государственного к по делам изобретений и 113035, Москва, Ж, Раушс