Цифровой интегратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТИЛЬСТВУСфез Сфветскнк Сфцнапнстнческнх Республнк.СССР во ямам нзобретеннй и открытнй(54) ЦИФРОВЫМИ ИНТЕГРА Изобретение относится к вычислительной технике и может быть исполь зовано при построении однородныхцифровых интегрирующих структур вычислительных устройств,Известны цифровые интеграторы,работающие с тернарными приращениями и реализующие различные формулычисленного интегрировани.ч.Известен цифровой интегратор,содержащий регистр и сумматор подынтегральной Функции, регистр и сумматор приращений интеграла, устрой"ство умножения и переключатель. Данный интегратор будет выполнять функцию масштабного интегратора, если вего регистр подынтегральной Функциипоместить код масштабного коэффициента, а масштабируемую величину поцепи независимой переменной подаватьна вход устройства умножения 1.Недостатком этого интегратора является наличие ошибки масштабирования, накапливающейся во времени ивозникающей при перемене знакамасштабируемой величины на входеустройства умножения.Наиболее близким по техническойсущности является цифровой интегратор, содержащий счетчик и вход приращений подынтегральной функции,регистр и сумматор подынтегральнойфункции, регистр, сумматор, выход5 приращений интеграла и вход независимой переменной. Данный интеграторможет быть также использован какмасштабный интегратор, который будетобладать той же ошибкой масштабирования 12,Недостатком данного интегратораявляется наличие ошибки масштабирования, обусловленной переменной знака приращений на входе масштабногоинтегратора, так как в этом случаемасштабный интегратор работает попеременно то с прямым кодом масштабного коэффициента при масштабированииположительных приращений, то с дополнительным - при масштабировании отрицательных приращений.Цель изобретения - повышение точности,Поставленная цель достигаетсятем, что в цифровой интегратор, со 25 .держащий счетчик, входы которого являются входами приращений подынтегральной Функции интегратора, регистрподынтегральной функции и сумматорподынтегральной функции, регистрЗО положительных приращений интеграла,первый выход которого является выходом положительных приращений интеграла интегратора, сумматор приращений интеграла, первый вход которого является входом положительной независимой переменной интегратора, выход счетчика подключен к информационному входу сумматора подынтегральной Функции, выход которого соединен со входом регистра подынтегральной функции, первый выход которого подключен к первому входу сумматора подынтегральной функции, второй выход подключен к информационному входу сумматора положительных приращений интеграла, выход которого подключен к первому входу регистра положительных приращений интеграла, второй вход которого подключен ко второму входу сумматора положительных приращений интеграла, введены регистр отрицательных приращений интеграла и 20 сумматор отрицательных прираще ий интеграла, причем первый вход сумматора отрицательных приращений интеграла подключен к второму выходу регистра подынтегральной Функции, вход отрицательной независимой переменной интегратора подключен к входу сброса регистра положительных приращений интеграла и к второму входу сумматора отрицательных приращений интеграла, выход которого соединен с первым входом регистра отрицательных приращений интеграла, вход сброса которого соединен с входом положительной независимой переменной интегратора, первый выход регистра отрицательных приращений интеграла подключен к выходу отрицательных приращений интеграла интегратора, второй выход - к третьему входу сумматора отрицательных приращений 40интеграла.На чертеже представлена блок-схема цифрового интегратора.Интегратор содержит счетчик 1, входы 2,3 и 4 приращений подынтег ральной Функции, регистр 5 и сумматор 6 подынтегральной Функции, регистр 7, сумматор 8 и выход 9 положительных приращений интеграла, вход 10 положительной независимй переменной, регистр 11, сумматор 12 и выход 13 отрицательных приращений интеграла, вход 14 отрицательной независимой переменной.Цифровой интегратор работает следующим образом.Через входы 2,3 и 4, счетчик 1 и сумматор 6 в регистр 5 записывается код требуемого масштабного коэффициента, который там и хранится в течение всего процесса масштабирования. 0 Через вход 10 на положительный вход приращений сумматора 8 и на вход сброса регистра 11 поступают положительные приращения. При этом по каждому пришедшему положительному при- у 5 ращению сумматор 8 будет суммировать содержимое регистра 7 с кодом масштабного коэФфициента, который поступает на информационный вход этогосумматора из регистра 5, и эти жеприращения являются сигналами сбросадля регистра 11. При переполнении регистра 7, с него на выход 9 проследует одно положительное прираще" ние, вес которого будет враэ больше веса приращений, прйшедших на вхо д 10, т.е. зто и будет отмасштабированное на определенный масштабный коэффициент положительное приращение. При перемене знака приращений интеграла, последние поступают через вход 14 на положительный вход приращений сумматора 12 и вход сброса регистра 7. По каждому пришедшему отрицательному приращению через вход 14 на вход сброса регистра 7 поступает сигнал сброса, а сумматор 12 суммирует содержимое регистра 11 с кодом масштабного коэффициента, поступающим на информационный вход этого сумматора из регистра 5. При переполнении регистра 11, с него на выход 13 проследует одно отрицательное приращение, вес которого в Д раз больше веса приращений, пришедшйх на вход 14, т.е. это и есть отмасштабированное на определенный масштабный коэффициент отрицательное приращение.Таким образом, масштабный интегратор работает только с прямым кодом масштабного коэффициента, и, следовательно, ошибка масштабирования, накапливающаяся во времени и связанная с переменой знака приращений, отсутствует.Предлагаемый цифровой интегратор,.выполняющий функции масштабного интегратора, при незначительных аппаратурных затратах (увеличение схемы цифрового интегратора на 2 элемента), позволяет увеличить точность вычислительных устройств. Так, при решении навигационных задач использование предлагаемого цифрового интегратора позволяет значительно точнее проводить прокладку курса судна и определение его местоположения, что в конечном итоге приводит к значительному выигрышу времени плавания, а следовательно, к экономии жизненных и энергетических ресурсов судна.формула изобретенияЦиФровой интегратор, содержащий счетчик, входы которого являются входами приращений подынтегральной функции интегратора, регистр подынтегральной функции и сумматор подынтегральной функции, регистр полож.лтельных приращений интеграла, первый выход которого является выходом полови858/76 Тираж 745 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, РауПодписноемитета СССРткрытийская наб., д.4/5 к ППП фПатент , г.ужгород, ул.Проектная,тельных приращений интеграла. интегратора, сумматор приращений интеграла,первый вход которого явл ется входомположительной независимой переменнойинтегратора, выход счетчика подключенк информационному входу сумматораподынтегральной Функции, выход которого соединен со входом регистра подынтегральной функции, первый выход.которого подключен к первому входусумматора подынтегральной Функции,второй выход подключен к информационному входу сумматора положительныхприращений интеграла, выход которогопоцклвчеи к первому входу регистраположительных приращений интеграла,второй выход которого подключен ковторому входу сумматора положительных приращений интеграла, о т л ич а в щ и й с я тем, что, с цельюповыщения точности, в него введенырегистр отрицательных приращенийинтеграла и сумматор отрицательныхприращений интеграла, причем первыйвхоц суьвюатора отрицательных приращений интеграла подключен к второму выходу регистра подынтегральной функ"ции, вход отрицательной независимойпеременной интегратора подключен квходу сброса регистра положительныхприращений интеграла и к второмувходу сумматора отрицательных приращений интеграла, выход которого соединен с первым входом регистра отрицательных приращений интеграла, входсброса которого соединен с входомположительной независимой переменной интегратора, первый выхоц регистра отрицательных приращений интеграла подключен к выходу отрицательныхприращений интеграла интегратора,второй выход - к третьему входу сум матора отрицательных приращенийинтеграла. источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 332476, кл. С 06 У 1/02, 1974.2. Неслуховский К.С. Цифровые дифференциальные анализаторы. М.,Машиностроением, 1968 (прототип).
СмотретьЗаявка
2793168, 09.07.1979
ПРЕДПРИЯТИЕ ПЯ В-8624
АБАДЖИ ИВАН КИРИЛЛОВИЧ, ПУГАЧЕВ ВАЛЕРИЙ НИКОЛАЕВИЧ, КУДРЯВЦЕВ ВАЛЕРИЙ ИВАНОВИЧ
МПК / Метки
МПК: G06J 1/02
Метки: интегратор, цифровой
Опубликовано: 15.04.1981
Код ссылки
<a href="https://patents.su/3-822222-cifrovojj-integrator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой интегратор</a>
Предыдущий патент: Устройство для моделирования ротор-ных систем
Следующий патент: Цифро-аналоговый множительнотригонометрический преобразователь
Случайный патент: Статор электрической машины