Цифровой интегратор

Союз Советских Социалистических РеслубликОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВМ ИТЕЛЬСТВУ(22) Заявлено 05 Л 379 (2) 2732183/18-24 (51)М. Кл. с присоединением заявки Мо 6 Об Э 1/02 даретвеииый комитет СССР ио делам изобретеиий и открытийДата опубликования описания 15.0281 И.К. Абаджи, В.Н. Пугачев и М.С, Сивашев(54) ЦИФРОВОЯ ИНТЕГРАТОР Изобретение относится к вычислительной технике и может быть использовано при построении цифровых интегрирующих структур вычислительныхустройств,Известен цифровой интегратор стернарным способом кодирования входных и выходных величин, реализующихразличные формулы численного интегррования, содержащий сумматор для.получения нового значения подынтегральной функции, блок умножения,сумматор остатка и два регистра дляхранения подынтегральной функциии остатка интеграла (1,Недостатком такого интегратораявляется наличие погрешности, свяЙйнной с выбором того или иногометода численного интегрирования,и погрешности, накапливающейся вовремени при.прерывистом характерепроцесса интегрирования, т.е. ког па независимая переменная изменяетво времени свою величину по модулюи знаку.Наиболее близким по техническойсущности к предлагаемому являетсяинтегратор, содержащий регистр исумматор подынтегральной функции,входной блок и входную клемму приращений подынтегральной функции,стохастический переключатель, блокумножения, входную клемму прираще. -ний независимой переменной, сумматори регистр приращений интеграла,выходной блок и выходную клемму приращений интеграла. Входящий в составизвестного устройства стохастическийпереключатель позволяет в процессеинтегрирования переходить с методапрямоугольников с недостатком наметод прямоугольников с избыткоми наоборот 2. 15 Однако применение стохастического переключателя, позволяющегоусреднять значения интеграла, т.е.снижать погрешность метода интегрирования при незначительном уве личении аппаратурных затрат, неприводит к уменьшению погрешности,накапливающейся во времени при прерывистом характере вычисления спеременным знаком приращений незави симой переменной, и эта погрешностьпри длительных процессах вычисления может достигать значительнойвеличины.Цель изобретения - повышение точности..Цель достигаетсятем, что в цифровой интегратор, содержащий сумматор подынтегральной .,функции, первый вход которого соединен через блок ввода со входом приРащений подынтегральной функции интегратора, регистр подынтегральной функции, выход которого подключен к первому входу переключателя и второму входу сумматора подынтегральной функции, выход которого соединен со входом регистра подынтегральной функции и вторым входом переключателя, выход которого соединен с первым входом блока умножения, второй вход которого соединен со входом приращений независимой переменной интегратора, выход блока умножения соединен с первым входом сумматора приращений интеграла, выход которого подключен через блок вывода к выходу интегра- тора.и через регистр приращений интеграла - ко второму входу сумматора приращений интеграла, введены блок памяти и узел сброса, причем выход блока умножения соединен с первым входом блока памяти, выход которого подключен к третьему входу сумматора приращений интеграла, второй вход блока умножения соединен с первым входом узла сброса, второй вход которого подключен к синхрониэирующему входу интегратора, выход узла сброса сое,инен со вторым входом блока памяти. Блок-схема цифрового интеграторапредставлена на чертеже.Устройство содержит регистр 1подынтегральной функции, сумматор 2подынтегральной функции, блок 3 ввода, вход 4 приращений подынтегральной .функции, переключатель 5 (стохастический), блок 6 умножения,вход 7 прращений независимой переменной, сумматор 8 приращений интеграла, регистр 9 приращений интеграла, блок 10 вывода, выход 11приращений интеграла, блок 12 памяти, узел 13 сброса, синхронизирующийвход 14.4Блок памяти 12 предназначен дляхранения результата произведенияподынтегральной функции на независимую переменную, т.е. приращенияинтеграла от предыдущего шага интегрирования и знака этого приращения до возобновления процесса вычисления с тем, чтобы на первом шагеинтегрирования после возобновленияпроцесса вычисления, сформироватьновое значение интегала от предыдущего шага интегрирования. Узел 13сброса предназначен для формированиясигнала сброса для блока памяти 12после каждого шага интегрирования,если процесс вычисления носит непрерывный характер.Цифровой интегратор работаетследующим образом,15 20 25 ЗО 35 40 45 50 55 60 65 Приращения подынтегральной функ ции со входа 4 через блок 3 поступают на один иэ входов сумматора 2 и записываются в регистре 1, где и хранятся все время, пока будет идти процесс вычисления. Приращения независимой переменной через вход 7 поступают на один из входов блока 6 умножения, на другой вход которого поступают значения подынтегральной функции иэ регистра 1 и сумматора 2 через стохастический переключатель 5. В блоке 6 умножения идет процесс умножения значения подынтегральной функции на независимую переменную,Приращения интеграла, полученные врезультате умножения, поступают наоди( иэ входов сумматора 8 приращений интеграла и записываются в регистре 9. Приращения интеграла свьхода сумматора 8 через блок 10поступают на выход 11. Стохастическийпереключатель 5 позволяет переходитьв процессе вычисления по случайномузакону с метода интегрирования попрямоугольникам с избыткОм на методинтегрирования по прямоугольникамс недостатком. Приращения независимой переменной со входа 7 поступаюттакже и на один иэ входов узла 13сброса, на второй вход которого поступают импульсы синхронизации совхода 14. Ясли на 1-том шаге интегрирования на выходе блока 6 умножения появится приращение интеграла,то оно. запишется не только в регистре 9, но и в блоке 12 памяти,пройдя на один из его входов. Еслипроцесс вычисления не прекратится,то узел 13 сброса сформирует сигналсброса блока 12 памяти , и процессинтегрирования протекает обычным путем. Узел 13 сброса формирует сигналсброса при непрерывном характерепроцесса вычисления на каждом шагеинтегрирования. Если на 1-том шагеинтегрирования процесс вычисленияпрекратится, то сигнал сброса несформируется и при наличии на выходеблока 6 умножения приращения интеграла, на данном шаге интегрирования,последний запишется в блоке 12 памяти (модуля и знака приращения интеграла) и будет храниться в нем сосвоим знаком до возобновления процесса вычисления. При возобновлениипроцесса вычисления на первом же(1 + 1) шаге интегрирования это приращение интеграла, пройдя на одиниз входов сумматора 8,.просуммируется с текущим значением интеграла,хранящимся в регистре 9, и такимобразом сформируются новое значениеинтеграла от предыдущего 1-того шагаинтегрирования, Информация о приращении интеграла, хранящаяся в блоке12 памяти, сбросится сигналом отузла 13 сброса, и далее процесс вычисления протекает обычнЫм путем.805362 формула изобретения Составитель Н, Палеева едактор Л. Повхан Техред Л.Пекарь КорРектор Р. МакаренкПодписноекомитета СССРи открытийская наб., д. 4/5 56арственногзобретенийЖ, Рау Заказ 10906/74 Тираж ВНИИПИ Гос по делам 113035, Москвжгород, ул. Проектчая, 4 ентф,ПП и Таким образом, накапливающаяся погрешность, связанная с прерывистым характером вычисления, отсутствует, и ошибка вычисления не превышает единицы приращения интеграла,Цифровой интегратор при незначительных аппаратурных затратах увеличивает точность вычислительных устройств. Цифровой интегратор, содержащий сумматор подынтегральной функции, первый вход которого соединен через блок ввода со входом приращений подынтегральной функции интегратора, регистр подынтегральной функции, выход которого подключен к первому входу переключателя и второму входу сумматора подынтегральной функции, выход которого соединен со входом регистра подынтегральной функции и вторым входом переключателя, выход которого соединен с первым входом блока умножения., второй вход которого соединен со .входом приращений независимой переменной интегратора, выход блока умножения соединен с первым входом сумматора при-.ращений интеграла, выход которогоподключен через блок вывода квыходу интегратора и через регистрприращений интеграла - ко второмувходу сумматора, приращений интеграла, о т л и ч а ю щ и й с я тем,что, с целью повышения точности,в него введены блок памяти и узелсброса, причем выход блока умноже- О ния соединен с первым входом блокапамяти, выход которогЬ подключен ктретьему входу сумматора приращений. интеграла, второй вход блока умножения соединен с первым входом 1 ф узла сброса, второй вход которогоподключен к синхронизирующему входуинтегратора, выход узла сброса соединен со вторым входом блока памяти. 20 Источники информации,принятые во внимание при экспертизе1. Алексеенко А,Г, и др. Применение КХДП ИС, ГОНТИ, вып. 3, 1976,с. 6-8.2. Авторское свидетельство ССГР 357570, кл. 6 06 С 7/18, 1973