Устройство для решения систем алгебраических уравнений

СОЮЗ СОВЕТСНИХОСЦ иМЮЩеюижРЕСПУБЛИК 9) 150 4 С 06 1 1/02 С 06 р ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И СССР ТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯ ЕТЕЛЬСТ К АВТОРСКОМУ 2(7.1) Таганрогский радиотехнический институт им.В.Д.Калмыкова (72) В.Е.Золотовский и Р.В.Коробков (53) 681.325.(088.8)(56) Авторское свидетельство СССР У 682902, кл. С 06 Р 15/32, 1979.Цифровые дифференциальные анализаторы,Сб.перев. с англ./Под ред. Б.Я .Когана., Л.: 1973.Авторское;свидетельство СССР 9 710044, кл. С 06 Р 15/32, 1980. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ . АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ.(57) Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных устройствах, предназначенных для решения систем линейных алгебраических уравнений. Цель изобретения - повышение быстродействия устройства.Скорость сходимости итерационно го решения системы уравнений в дан ном устройстве определяется величи1+22 раз больше, чем скорость сходимоститерационного процесса у устройствпрототипа. где и - число переменных.Устройство содержит накапливаюшие сумматоры, умножители, блоки сумматоров, регистровый блок памяти, дешифраторы, счетчики, триггер, схемы сравнения, элементы И. 3 ил.1203552 25 55 соответственно в и-й ячейке вычисляется элемент За один шаг вычисляется один столбец приращения матрицы т, поэтомук+ц =-Е Р,;а,Гл- е 1 фер 1 еР= 1,п,.О = воЛ 1+1 . Величина 1 связана с номером шага. Если 1и, то 1=3, а прии из номера шага вычитается. .г.,где- число натурального ряда.Устройство работает следующим образом.Время работы разбито на циклы.Каждый цикл содержит ш тактов,Начало цикла в виде сигнала поступает с синхровхода устройства на счетчик 17 и триггер 18,. В результа те в счетчике формируется номер шага (в данном случае первый шаг), а триггер 18 перебрасывается в "1" состояние и на выходе элемента .И 13 формируется приращение длиной ш разрядов. Приращение, начиная с младших разрядов, поступает на умно- житель 8, на остальные умножители приращения поступают с выходов других элементов И 13. Второй множитель. наносится в умножители 8,накапливающих сумматоров с выходов 11, Так как произведение имеет 2 ш разрядов, то ш старших разрядов формируется во втором цикле. Начиная с первого разряда второго цикла величина с выхода сумматора 5 поступает на умножитель 2, на входы остальных умножителей поступает информация с выходов остальных (и) сумматоров 5. Получаемые на выходах умножителей 2 произведения складываются на сумматоре Полученная величина затем склады.вается с рассогласованием, хранящимся в регистре 12. Так как сумма произведений на выходе сумматора 4 имеет 2 ш разрядов, то регистр 12 имеет 2 ш разрядов, поэтому ш 4младших разрядов рассогласованияполучающихся во 2-м цикле не участвуют в формировании приращения. Это достигается тем, что по сигналу Начало второго цикла" триггер 18 перебрасывается в нуль и закрывает элемент И 13. Одновременно со схемами 8; умножения в первом цикле начинают работать схемы 9 умножения,. Множимые поступают с выходов регистров 15, множители хранятся в регистрах 9; умножителей и заносятся туда из накапливающих сумматоров 1 . Полученные произведения11складываются на сумматоре 6. Сформированная на выходе величина поступает на умножитель 10, на остальные умножители 10 г - 10 поступают величины с выходов соответствующих сумматоров 6. На выходе сумматора 7 в первом шаге формируется прира( ф )щениеУ нкоторое по сигналу с выхода дешифратора 16 складывается с содержимым накапливающего сумматора 1, в первом цикле второго шага. Каждый шаг содержит два цикла - нечетный и четный циклы. Во втором шаге все повторяется;Однако в связи с тем, что ко второмушагу в первом столбце регистровогоблока памяти информация меняетсято происходит вычисление приращенияЙ+11ч, , которое по сигналу с выхода дешифратора 16 добавляется к содержимому накапливающего сумматораи так далее до тех пор, пока небудут скорректированы все элементыматрицы Р . Этот факт фиксируется.в счетчике 17 наличием во всех разрядах единицы, После поступлениясигнала четного цикла и-го шагасчетчик 17 переполняется и на выхп де переноса формируется сигнал, покоторому содержимое накапливающихсумматоров 1 г переписываетсяв регистры 8 9; и 10; умножителейДалее процесс корректировки элементов матрицы У продолжается по описанному выше алгоритму. Параллельно с процессом формирования обратнойматрицы выполняется интерационныйпроцесс вычисления неизвестных х.Отыскание неизвестных продолжается тех пор пока приращения Чхстанут равными нулю. Этот факт фиксируется с помощью и схем сравненияС- для 11для ячейки 2 С 1 - для 1 С - для 1 22 , 2 21 -Д Формула изобретенияУстройство для решения систем алгебраических уравнений содержащее с первой по и-ю группы умножителей (где и - число переменных в системе уравнений), и накапливающих сумматорон экстраполированных значений ) и схем сравнения, и сумматоров первой группы, и сумматоров второй группы, и регистров невязки, причем выход 1-го регистра невязки (=1, 2и) подключен к первому входу -го сумматора первой группы, выход которого подключен к входу 1-го регистра невязки, а второй вход - к выходу -го сумматора второй группы, входы :которого подключены к выходам -х умножителей группа с первого по и-й вход первого сомножителя которых подключена к информационным входам устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия в него введены с первой по и-ю)группы из и накапливающих сумматоров, с (м 1)-й по 4 и-ю группы избирующих сигналов (С), по которым происходит сложение полученных приращений в соответствующем накап;ливающем сумматоре 1С) - для 1,С - для 11 С 1 для 1С - для 1для ячейки иС, - для 1С - для 1С, -для 1,С - для 1,1После появления и сигналов счетчик 1 вырабатывает специальный сигнал, по которому содержимое накапливающих сумматоров 1; записываются в умножители 8, 9 е и 10Полная асимитотическая скорость ,сходимости итерационного процесса в предлагаемом устройстве определяется величиной 1203552 8и умножителей, третья, четвертая,пятая группы нз и сумматоров, регистровый блок памяти, первая ивторая группы из и элементов И,и триггеров, и счетчиков, и дешифраторов ) при этом синхровход устройства подключен к счетным входамтриггеров н к счетным входам счетчиков, выход перепол ния х-го счетчи 10 ка подключен к ст,бирующим входам:умножителей с (и+1) - й по 4 и-югруппу,выход -го триггера подключен к первому входу .-го элементаИ первой группы, второй вход которого подключен к выходу 1-го сумматора первой группы, а выход - к первому входу -й схемы сравнения ик входу первого сомножителя умножителей 1-грчппы (1 = (и+1)2 и),20 при этом выходы накапливающих сумматоров 1-Й групиы подключеьы к входам второго сомножителя 1-х умножителей с (и +1)-й пс 4 и-й групп,выходы -х умножителей групп с25 (и+1)-1 по 2 и-ю подключены квходам -го сумматора третьей группы)выход которого подключен к входамвторого сомножителя умножителейс первой по и-ю группы и к входу1-го накапливающего сумматора экстраполированных значений, при этомй выход регистрового блока памятиподключен к входам второго сомножителя ).-.х умножителей групп с (2 и + 35+1)-й по 3 и-ю выходы которых под"1ключены к информационным нходам1-го сумматора четвертой группы,выход которого подключен к входамвторого сомножителя д-х умножителей групп с (Зиф 1)-й по 4 и-ю, выходы которых подключены к входам-го сумматора пятой группы, выходкоторого подключен к информационнымвходам и накапливающих сумматоровх-й группы,стробирующие входы которых подключены к выходам с первогопо и-й 1-го дешифратора, входы которого подключены к выходам -госчетчика, а (и ф 1) -й ныход - кпервому входу -го элемента И второйгруппы, второй вход которого подключен к входу управления коррекциейсодержимого матрицы экстраполяцииустройства, а выход - к стробирующему входу х-го сумматора четвертой 55группы, второй вход -й схемы сравнения подключен к шине нулевогопотенциала устройства.1203552 Циреррцир аюрцжции о реисври ф й фЧ Щ Ъ 33. оР% Фщ Хе отфИ ции Ф - 2.йцияяИ цияя 4 4 еав-Я а 1 няя афОрюиродаюе лроиойЮию форнирооание яроиьеоеиия 11,фцвни,змие фяийИюцю ю увЯна унн. у. .а унг1 1 форчца 4 оя,е гам гана но умн 3 форниройве мюЬго энавени 81 1 Щоущодще яооого ьночения Б фармцооЬае муогю цоирощеае юя но форниройние нрава нес1 3 анесоие инЗанесение ииФюрнации оСенном и эа рои июз треляой иц фиаЯ Редак Подписно комитета СССРи открытинаб., д.4/ 13035 У1 1 4 рн лоиращьея из 80 схемой ОФорнь рооание лрощй Составитель В.СмирновГ.Волкова Техред Л.Микен Корректор И,Эрдей каэ 8419/53 е Тираж 70 ВНИИПИ Государственног по делам изобретений Москва,Ж, Раушская