Интегро-арифметическое устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 240179 (21) 271 Б 247/18-24с присоединением заявки Йо(51)М, Кл З 6 06 5 1/02 Государствеииый комитет СССР ио делам изобретеиий и открытий(088.8) Дата опубликованию описания 0512,80(71) Заявитель Таганрогский радиотехнический институт им. В. Д. Калмыкова,(54) ИНТЕГРО-АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к областивычислительной техники и может бытьиспользовано в цифровых вычислительных комплексах, работающих в системахуправления, требующих решения в реаль ном масштабе времени эпизодических(точечных) задач и математическихзависимостей с непрерывным характером изменения переменных, описываемых различного вида дифференциальными 1 Оуравнениями, а также проверки логичес-.ких условий, формирования управляющихкодов.Известно интегрирующее устройство1, содержащее устройство формирования и хранения выходных приращений,сумматоры, регистр подынтегральнойфункции, схему умножения, сдвигающийрегистр, элементы Ит ИЛИ,Быстродействие такого устройства 20оказывается недостаточным при решениидифференциальных уравнений и математических зависимостей с непрерывным характером изменения переменных.Из известных устройств наиболее 25близким по технической сущности кизобретению является устройство 2 Т,которое содержит блок интегрирования,состоящий из первого регистра подынтегральной функции, второго регистра 30 нового приращения подынтегральнойфункции, Формирователя приращенияинтеграла, преобразователя кода, первого двухвходового сумматора для формирования нового значения подынтегральной функции, первого, второго,третьего и четвертого логических элементов И, первого и второго логического элемента ИЛИ, блок суммированияприращений, состоящий из регистра частичных сумм неквантованных приращений интегралов, второго двухвходового сумматора для формирования частичных сумм неквантованных приращенийинтегралов, пятого, шестого, седьмогои восьмого логических элементов И,третьего элемента ИЛИ, блок экстраполяции и квантования, в котором блокинтегрирования через блок суммирования приращений соединен с первым входом блока экстраполяции и квантования,второй вход которого подключен к восьмому входу устройства, а выход связанс третьим выходом устройства, первыевходы первого и второго регистров ипервый вход Формирователя приращенияинтеграла соединены с третьим входомустройства, первый выход устройства"оединен со вторым выходом первогорегистра,шестой вход устройства соединен со вторым входом формирователяприращения интеграла, третий входпервого регистра и четвертый входформирователя приращений - с четвертым входом устройства,второй выходтретьего регистра подключен ко второму выходу устройства. В блоке интегрирования йервый выхбд первого регистра подключен ко второму входу первого логического элемента И и к первому входу первого двухвходового сумматора, по второму входу соединенного 10с выходом второго регистра, а по выходу йодключенного к первому входувтброголбгическбго элемента И, второй вход которого соединен с первымвходом устройства, а выход - с первым 15входом первого логического элементаИЛИ, второй вход которого связан свыходом первого логического элементаИ, по первому входу связанного совторым входом устройсТВа, выходпервого логического элемента ИЛИ соединенсо-вторым входом первого регистра подынтегральной функции, одновременно выход первого двухвходового сумматора -с третьим входом формирователя приращения интеграла. Формирователь приращений интеграловпб пятойу входусоединен с одиннадцатым входом устройства, а по выходу - с первым входомтретьего логического элемента И, который по второму входу связан с третьим входом первого логического элемента И, и с десятым входом устройства, а по выходу - с первым входом вто" рогб"логического элемента ИЛИ, второй. вход которого соединен с выходом четвертого логического элемента И, соединенного по первому входу с первымвыходом третьего регистра, а по второ "му"входу "-;" с одиннадцатым входом устройства. Выход второго логическогоэлемента ИЛИ соединен со вторым входом преобразователя кода, пятый входустройства - с первым входом преобразователя кода. В блоке суммированияприращения второй вход второго двухвходового сумматора соединен с выходом преобразователя кода блока интегри.рования, выходом логического элементаИ, второй вход которого связан с одиннадцатым входом устройства, а выхоцсоединен с первым входом третьего лбгического элемента ИЛИ, второй входкоторого связан с выходом шестого логического элемента И, первый входкоторого подключен к десятому входу устройства, а второй вход соединен С первым выходом третьего регистра частичных сумм неквантованных - -приращений интегралов, второй выходкоторого подключен ко второму выходуустройства, а вход соединен с выходом цвосьмого логического элемента.И, первый вход которого соединен с выходомвторого двухвходового сумматора, авторой вход подключен к седьмомувходу устройства. Выход третьего логического элемента ИЛИ соединен с первым входом второго двухвходового сумматора, выход которого связан с первым входом седьмого логического элемента И, второй вход которого подключен к девятому входу устройства, а выход связан с первым входом блока экстраполяции и квантования.В данном устройстве вычисление математических зависимостей осуществляется путем интегрирования систем эквивалентных уравнений Шеннона, есливычисления носят непрерывный характер,или с использованием методов вычисления функций в точке при эпизодическом характере вычислений. При вычислении целого ряда зависимостей в точке для повышения скорости к точности вычислений целесообразно использовать аппроксимирующие полимоны, параметры которых зависят от интервала нахождения аргумента, определение которого легко выполняется с помощью логических операций. Однако известное устройство не позволяет использовать такие алгоритмы в связи с трудностями определения интеграла. В этих случаях вычисления ведутся по более трудоемкимполиномам (например, итерационным) или путем интегрирования порождающих систем уравнений, что снижает скорость вйчислений. Кроме того, отсутствие в известном устройстве логических операций существенно сужает его функциональные возможности и область использования в системах уп . равления.Целью изобретения является повышение быстродействия и расширение функциональных возможностей путем выполнения логических операций сравнения выделения и формирования.Предлагаемое устройство содержит регистры, формирователь приращений интеграла, сумматоры, преобразователь кода, блок экстраполяции и квантования, элементы И, ИЛИ. При этом, первые входы первого и второго регистров и формирователя приращений интеграла соединены с первым информационным входом устройства, второй информационный вход которого связан с первым входом третьего регистра и с,вторыми входами первого регистра и формирователя приращений интеграла, третий вход которого является третьим информационным входом устройства, первый выход первого регистра служит первым информациойным выходом устройства, второй информационный выход которого соединен с выходом третьего регистра. Первый вход первого сумматора связан с выходом второго регистра, выход первого сумматора подключен к первому входу первого элемента И, второй вход которого является входом признака значения,подынтегральной функции устройства. ВЫход первого элемента И соединен с первым входом первого элемен783813т а ИЛИ, второй вход которого подклю-десятого элемента И - с первым входомчен к выходу второго элемента И, вы- четвертого элемента ИЛИ, второй входход пе вого элеменР ента ИЛИ - с третьим которого" связан с выходом шестого элевходом первого регистра. Первый вход мента И. Выход четвертого эл ементар го элемента И является входом ин ИЛИ соединен с вторым входом третьеговерсии, признака значенияподынтеграль-"- регистра, второй выход первого регистной Функции устройства. Выход первого ра подключен к первому входу пятогосумматора подключен к четвертому вхо- элемента ИЛИ, второй вход которогоду формирователя приращений интеграла, ,соединен с вторым выходом третьегопятый вход которого соединен с входом регистра, а выход подключен к первопризнака умножения устройства, а вы " му входу одиннадцатого элемента Ирвым входом третьего эле-второй вход которого является16мента И выхо кВХОДОМЫМ ВХО ОМд оторого связан с пер- признака формирования устройс В -д второгЬ элемента ИЛИ, вто- ход одиннадцатого элемента Итва. ырой вход кото ого сн а подключенр соединен с выходом к третьему входу четвертого элементачетвертого элемента И. Выход второго ИЛИ, второй выход первого регистраэлемента ИЛИ подключен к первому вхо соединенду преобразователя кода, второй вход го элемент Исоединен с первым входом двенадцатого элемента И, выход которогоодклюкоторого является входом признака ин- чен к третьемуверсии устройства. Первый вход втоРо- та ИЛИ Вт йен к третьему входу третьего элеменго сумматора соединен с выходом пре- мента Иа . оро вход двенадцатого элеоб змента и первый вход шестого элесоединены с входом признао разователя кода, первый выход вто- щ мента ИЛИ со дрого сумматора - с первым входом пя- ка сравнения устройства. Второй входтого элемента И, второй вход которо- шестого элем т ИЛИго является входом признака скончанияен а соединен с вхоФормирования переменной интегрирова-выход - с в ымдом признака умножения устройства,выход - с вторым входом четвертогония устройства. Выход пятого элемента элемента И В йИ соединен с первым входом блока экст" матора пое ента . торой выход второго сумраполяции и квантования, второй вход надцатогоматора подключен к первому входу трии выход котОрого служат соответственнадцатого элемента Ино четвертым информационным входом иторого является входом инве сии и итретьим информационным выходом устзнака сравнения. Выхо т инаэлемента И соединен с третьим выхоройства, Первый выход второго сумма 30дом второго сумматора.тора соединен с первым входом шестоЖ"элемента И, второй вход которо яв- На чеРтеже пРеДставлена блок-схеляется входом инверсии признака оконма устройства,чания формирования переменной интегрирования устройства, выход Формирова- З нияз блок 2 суммирования приращений;теля приращений интеграла - с пе вым блок 3 экстРаполяции и квантования;входом седьмого элемента И вто й Од 4 признака значение подынтегральРвхвход которого соединен с входом при- Функции вход 5 инверсии признанойзнака умножения устройства. Выход ка значения подынтегральной Функции;седьмого элемента И соединен с пе - выход 6 для записи в блок хранениявым входом третьего элемента ИЛИ, - дынтегральной функции запоминающеговторой вход которого подключен к выхо , Уройства (ЗУ) информации с первогоду восьмого элемента и, выход третье- Регистра подынтегральной Функции; инго элемента или - с вторым входом Фо мационный вхоц 7 для занесения извторого сумматора. Второй выход тр - блока хранения чисел (на чертеже нетьего регистра соединен с первыми 4 показан) сомножителей в первый ревходами четвертого и восьмого злемен- гистр И ФОРМироВатЕЛЬ приращЕннй, атов И, второй выход первого регистра также операндов для выполнения опеподключен к вторым входам первого аций выделения и Формирования в персумматора и второго элемента И,вый и второй регистры и операндов,-для выполнения операции сравнения вОсобенностью предлагаемого устрой- первый и третий регистры; информациства является то, что в него введены онный вход 8, по которому из блокапять элементов И с девятого по три- хранения подынтегральной Функции ЗУнадцатый и три элемента ИЛИ, причем с 1 в блок интегрирования поступают прирачетвертого по шестой вторые входы тре- щения подынтегральной Функции и подтьего и восьмого элементов- Ии третий эз ынтегральная Функция, вычисленная ввход второго элемента соединены с вхо- предыдущем шаге. интегрирования,инфор- дом признака интегрирования устройст- мационный вход 9 для занесения из бло-вавторой выход первого регистра под-ка храненияпеременной интегрированияключен к первому входу девятого эле Зу в Формирователь приращений интементавторой вход которого соединен Я грала приращений переменной интегрис втор м выходом третьего регистра. Вы- рования вход 10 признака сравнения;ход девятого элемента И соединен с вход 11 для идля инверсии признака сравпервым входом десятого элемента И. вто- нения; информа ион й 12ц нны выход, покоторому из третьего регистра в блокпризнака выделения устройства, выход д хранения чисел ЗУ поступает результатопераций умножения, умножения со сложением, умножения с вычитанием, сравнения, выделения нли формирования; вход 13 инверсии признака окончания формирования переменной интегрирования; информационный вход 14 для занесения блока хранения квантованных приращений остатков ЗУ в блок экстраполяции приращения переменной и остаток, полученный при квантовании переменной в предыдущем интегрировании; информационный выход 15, по которому из блока экстраполяции и квантованияпоступают квантованные и экстраполированные приращения и новый остаток в блок хранения квантованных приращений и остатков ЗУ; вход 16 признака умноженияПщ вход 17 признака интегрирования Пи вход 18 признака инверсии П вход 19 признака выделения Пвд; вход 20 признака Формирования Пфр вход 21 признака окончания Формирова) ния переменной интегрирования П 11 г.Устройство содержит также элемент ИЛИ 22, элементы И 23 у 24, регистр 25 для хранения подынтегральной Функции; регистр 26 для хранения новдго приращения подынтегральной Функции; сумматор 27; Формирователь 28 приращения интегралов; элемент И 29, преобразователь 30 кода, элемент ИЛИ 31, элемент И 32, элемент ИЛИ 33, элементы И 34, 35 у элемент ИЛИ 36, элемент Эф И 37, сумматор 38, элемент ИЛИ 39, элементы И 40, 41, регистр 42 для хранения частичных сумм, элементы И 43, 44, элемент ИЛИ 45, элементы И 46, 47. 35В блоке 1 интегрирования при выполнении операций интегрирования по заданной формуле численного интегрирования по Стилтьееу вычисляются приращения интегралаа при иаличзР 6 н)ьц учии признака П к - приращения в в и-"-"- збЪи при выполнении операции умножения.с вычитанием (У , УВч) вычисляется произведение сомножителей ху и осуще -ствляется инверсия операнда, хранящего в регистре 42 блока суммирования приращений при наличии. признака Па. Кроме .того, в блоке 1 формируются новые значения подынтегральной функции 0Р(Блок 2 суммирования приращений служйт для образования неквантованного значения приращения М-й функции чк(1 р)а - путем сузтзирования приращении1ЧР 2 (а+)интеграловьц:1)%ри работе в режиме интегрирования, для образова ния сммы произведения ху с операндом й(-1) " привыполнении операций Уг 4, У и для формирования результатов логических-операций сравнения, выделения и формирования, б 5 В блоке 3 экстраполяции н квантования осуществляется вычисление экстраполированных значений приращений"и+О) квантованных приращенийЬцоу,ьци остатка в .1ьуРассмотрим вычислительный процесспри выполнении операции интегрирования в (2+1)-м шаге при работе устройства, который начинается после получения из блока хранения подынтегральной функции ЗУ (на чертеже не показан)по входк Н приращения "Сгзн) р,гистр 26, и приращенийчц п 4 ос-)ь( а,= О, 1 у,в) в формирователь28 приращения. Кроме того, прн выполнении экстраполяции и квантования повходу 14 в блок 13 поступает остатокОУ,чУ к(-ос)и приращения , (Щ: 2Ь Уу2.,а). После занесения в устройство необходимой для вычислений информации значение ординаты Ург поступаетна вход сумматора 27, на другой входкоторого поступает значение приращениячургз 1с выхода регистра 26. НовоеАзначение Подынтегральной функцииУрг (1+1) с выхода сумматора 27 направляется в Формирователь 28 приращения и одновременно поступает в регистр25 через элемент И 23, на вход которого поступает признак ПУМг, и элемент ИЛИ 22, Вслучае Пуг = 0 неизменное значение подынтегральной функции с выхода регистра 25 через элемент И 24 и ИЛИ 22 перезаписываетсяв регистр 25. Полученное на выходерормироватеия 26 приращение Вч" ззз 1,поступающее при Пи = 1 через элементИ 29 и элемент ИЛИ 31 в преобразователь 30 кода, умножяается в последнемна коэффициент (-1) ". С выхода преобразователя кода значение направляется на вход сумматора 38 и складываетоя с содержимым регистра 42, поступаощим иа сумматор 38 через элемент И37 при Пи = 1 и элемент ИЛИ 36, Еслипризнак окончания Формирования переменной ПЕМг зв О, сумма. выхода сумматора 38 через элемент 46 и элементИЛИ 45 проходит.в регистр 42, ЕслиПГМг = 1, элемент И 46 закрыт и свыхода сумматора 38 через элемент И9 К Й 4 е 1),47 приращение поступает вЧблок 3. После окончания вычислений на выход б устройства поступает и заносится в блок хранения подынтегральной783813 функции в ЗУ значение Ург при ПУМг эк0 ИЛИ УРг (+1) При П 9 хг ээ 1 э СНИМИ- емое с выхода регистра 25, а на выход 155 поступают и заносятся в блок хранения квантованных приращений и остаткоэ Пу значения9 кй тат поступает через элемент И 43 иэлемент ИЛИ 45 в регистр 42. Результат выполнения логической операциивыделения или формирования из регистра 42 с выхода 12 устройства поступаэ ют.в блок хранения чисел ЗУ.Вычислительный процесс выполненияОлогической операции сравнения начинаР ПЕЙется после поступления операндов х вЬЦи и г 1 и при а енрщ ие регистр 25 и й в регистр 42 из блокахранения чисел ЗУ по входу 7 устройч 9 к(эг) ,ства. Операнд х поступает из регистрапри Выполнении экстраполяции .25 череэ элемент И 34 при наличии при.приращения.знака Пср и через элемент ИЛИ 36 наВычислительн й роце с выполненияоперации умножения начинается послерегистра 42 и охо тр р ходит через элементпоступления по входу 7 множимого У1 И 32 п и налр ичии на входе элементарегистра 25, множителя в формироваИ 35 признака Пср через элемент ИЛИтель 28 приращения интеграла. ОперандЕ является результатом предыдущей Опе. су атора 38 Цель переноса с выходаРации и к началу рассматриваемой опе- ум"тора 38 через элемент И 41 нарации хранится в регистре 42. Посл 20 выход Суммтора 38 остается не замкну.занесения в устройство необходимойтой. Результат операции сравнения сля вплия раци информа и выхода сумматора 38,поступает черезмножимого из регистра 25 че ъзэлемент И 46 и элемент ИЛИ 45 на входтор 27, на вход котороро поступает Регистра 42. Результат операции сравнулевая инФормация с выхода регистра 25 нения чисел поступает с выхода ре26, без изменения проходит на входду в блок хранения чисел ЗУ.Формирователя 28 приращения, осущест- Использование устройства позволяличин Произведение с выхода Форми е увеличить скорость Отработки и ТОЧват я прир щения чер 3 элемент И 35 ИЗО ",фунц альных эависи тей.исэлемент ИЛИ 36 поступает на вход сум-по полиномам предварительногоматора 38. На другой вход то определеня интервала нахождения арматора с выхода регистра 42 через элепомощью логических операмент И 32 элем нт ИЛИ 31 и преобраватель 30 кода, на вход которого завоматч ски здится признак П г, поступает величинаВ (-1)Явании аппроксимирующих полимонов, паПри выполнении операции У П : 0 Раметры которых зависят от интервалас выхода преобразователя 30 кода на жд аргумента, меньше, чем повход сумматора 38 поступает в - ДРУгим алгоритмам или путем интегри"на к. При выполнении операции Уеличи рования поЭэ прирождающих систем уравнений.Пг = 1 в преобразователе 30 кода Форинмируется величина -й. В сумматоре 8формируется сумма г ээ х У + й(-1)Формула изобретенияпоступающая на вход регистра 42 черезэлемент и 46, дополнительный при п 45 интегро-арифметическое устройство,и через элемент И 45.содержащее регистры, формировательРезультат операции УС, Ув, остаприращений интеграла, сумматоры, преется в регистре 42 и заносится в блок образователькода, блок экстраполяциихранения чисел ЗУ с выхода 12 устрой и квантования, элементы И, ИЛИ, приства,чем первые входы первого и второгорегистров и Формирователя приращений. Вычислительный процесс выполнения интеграла соединены с первым информалогических операций выделения (вд) и ционным входом устройства р й(Фр) чинается после формационный вход которогрого соединен сЗУ по вхо 7 перанения чисел первым входом третьего регистра таненяивогистр 25. Если Пвд - 1 коду рвого операнда х в ре-рыми входами первого регИ , о ре истра и чарпоступают из гист а 25д - коды операндов мирователя приращений интеграла трек42 иа элемент И 40 на котре р и регистра тий вход которого является третьимотором обра- информационным входом устройства, перзуется результат операции выделения, вый выход первого регистра являетсяи через элемент И 44 и элемент ИЛИ 45 О пе впоступа т 42е в регистр . Если Пфр 4:. 1 ,ства вто ойо первым информационным выходом устройкоды операндов из 25в ро информационный выход коз регистра и реги- торого соединен с выхо ом т естра 42 поступают на элемент ИЛИ 39, егист а,ыходом третьегона котором обент , регистра, первый вход первого суммации и оразуется результат о- то ра соединен с выходом второго регира формирования. Затем этот резуль-щ стра выход пд ервого сумматора подключен к первому входу первого элемента И, второй вход которого является входом признака значения подынтегральной Функции устройства, выход первого эле-. мента И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, выход первого элемента ИЛИ соединен с третьим входом первого регистра, первый вход второго элемента И является входом инверсии признака значения подынтегральной функции уст ройства, выход первого сумматора под- ключен к четвертому входу Формирователя приращений интеграла, пятый вход которого соединен с входом признака умножения устройства, а выход соеди нен с первьм входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, выход второго эле мента ИЛИ подключен к первому входу преобразователя кода, второй вход которого является входом признака инверсии устройства, первый вход второго сумматора соединен с выходом преобразователя кода, первый выход второго сумматора соединен с первым входом пятого элемента И, второй вход которого является входом признака окончания Формирования переменной интегрированйя. устройства, выход пятого элемента 30 И соединен с первым входом блока экст. раполяции и квантования, второй вход и выход которого являются соответственно четвертым информационным входом и третьим информационным выходом 35 устройства, первый выход второго сумматорасоединен с первым входом шестого элемента И, второй вход которого является входом инверсии признака окончания Формирования переменной ин тегрирования устройства, выход Формирователя приращений интеграла соединен с первым входом седьмого элемента И, второй вход которого соединен с входом признака умножения устройства, выход седьмого элемента И соединен с 45 " первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу восьмого элемента И, выход третьего элемента ИЛИ соединен с вторым входомвторого сумматора, второй выход 50 третьего регистра соединен с первыми входами четвертого и восьмого элементов И, второй выход первого регистра падключен к вторым входам первого сумматора и второго элемента И, о тл и ч а ю щ а е е с я тем, что, сцелью повышения быстродействия, в него введено пять элементов И с девятого по тринадцатый и три элемента ИЛИ,причем с четвертого по шестой вторыевходы третьего и восьмого элементовИ и третий вход второго элемента Исоединены с входом признака интегрирования устройства, второй выход первого регистра подключен к первому входу девятого элемента И, второй входкоторого соединен с вторым выходомтретьего регистра, выход девятогоэлемента И соединен с первым входомдесятого элемента И, второй вход которого является входом признака выделения устройства, выход десятого элемента И соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, выход четвертого элементаИЛИ соединен с вторым входом третьегорегистра, второй выход первого регистра подключен к первому входу пятогоэлемента ИЛИ, второй вход которого соединен с вторым выходом третьего регистра, а выход подключен к первому входу одиннадцатого элемента И, второйвход которого является входом признака формирования устройства, выхододиннадцатого элемента И подключен ктретьему входу четвертого элементаИЛИ, второй выход первого регистра соединен с первым входом двенадцатогоэлемента И, выход которого подключенк третьему входу третьего элементаИЛИ, второй вход двенадцатого элемента И и первый вход шестого элементаИЛИ соединены с входами признака сравнения устройства, второй вход шестогоэлемента ИЛИ соединен с входом признака умножения устройства, выход соеди-.нен с вторым входом четвертого элемен-та И, второй выход второго сумматораподключен к первому входу тринадцатого элемента И, второй вход которогоявляется входом инверсии признакасравнения, выход тринадцатого элемента И соединен с третьим выходом второго сумматора,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ .418864, кл, 6 Об1/02, 1972.2. Авторское свидетельство по заявке Р 2438194/18-24, кл, С Об У 1/02,1977,