G06J 1/02 — дифференциальные анализаторы

Номер патента: 467370

Опубликовано: 15.04.1975

Авторы: Гуревич, Диордиев, Коломыцев

МПК: G06J 1/02

Метки: интегратор, цифровой

...7 - блок вычитания для получения разности частотных сигналов;38, 9 - дифференцирующие элементы; 10 - элемент ИЛИ; 11 - триггер; 12 - элемент И; 13 - генератор тактовой частоты.Интегратор работает следующим образом, Со взаимно инверсных выходов аналого-частотного преобразователя 1 импульсы, продифференцированные дифференцирующи ми элементами 8, 9, поступают через элемент ИЛИ 10 на вход триггера 11, устанавливая его в единичное состояние. На вход триггера 11 через элемент И 12 поступают импульсы с генератора 13 тактовой частоты, которые переключают триггер 11 в нулевое состояние в моменты времени, соответствующие прохождению тактовых импульсов, тем самым осуществляя синхронизацию импульсов, поступающих с аналого-частотного...

Номер патента: 469980

Опубликовано: 05.05.1975

Авторы: Боюн, Козлов

МПК: G06J 1/02

Метки: вычислительная, дифференциальных, линейных, решения, уравнений

...коды коэффициентов первого уравнения системы. С регистров приращений 11 на входы устройств умножения переменных 3 поступают коды приращений зависимых переменных. На вход устройства умножения функций 4 из запоминающего устройства коэффициентов 5 поступает значение приращения функции. Тогда на выходе сумматора 2 получается значение, соответствующее величине правой часги первой строки системы уравнений. Это значение поступает на вход интегратора 1 первой цепочки интеграторов через первый элемент И 15, который открывается при помощи сигнала, поступающего с дешифратора 8. Аналогично вычисляются последующие строки системы уравнений, С выходов интеграторов 1 приращения переменных поступают на входы сумматоров приращений 12, где они...

Номер патента: 474024

Опубликовано: 15.06.1975

Авторы: Рагузин, Фуженков

МПК: G06J 1/02

Метки: выделения, приращения

...масштаба больше минимального; 17 -- входы, на которые подаются сигналы начальной установки в нулевое состояние соответствующих блоков; 18 - вход, на который подается тактовьш импульс знака;19 - вход, на который подается сигнал окончания текущего шага вычислений; 20 - - выход, с которого снимается приближенное значение приращения Лл; 21Выод, с которого снимается масштаб приращения; 22 - выход, с которого снимается группа старших разрядов кода 5; 23 - выход, с которого снимается результата операции ЛЛ.В основу построения предлагаемого устройства положен способ выделения приращений, отличающийся (гг существующих тем, что все возможные приращения величин, участвуощих в вычислениях, представляются набором целыдвоичных чисел из некоторого...

Номер патента: 478332

Опубликовано: 25.07.1975

Авторы: Баранов, Ляхович, Онищенко, Сухомлинов, Ференец

МПК: G06J 1/02

Метки: анализатора, дифференциального, программного, тернарного, цифрового

...цель достигается тем,что устройство содержит элемент задержки,вход которого подключен к третьему входуустройства, а выход соединен с третьимивходами третьего, пятого и седьмого элементов "И.478332 Предмет изобретения Устройство программного управления 30тернарного цифрового дифференциальногоанализатора, содержашее блок памяти, ре 3В устройстве для .хранения лоложитель- ных и отрицательных приращений исполь зуется не два регистра, а один. В блокепамяти 1 хранятся адреса записываемыхи считываемых приращений. Запись и счи тывание положительных прирашений осушествляется основным тактовым импульсом, постуцающим на вход устройства 15. ЭЗапись и считывание отрицательных при-. ращений выполняется по сдвинутому так...

Номер патента: 481051

Опубликовано: 15.08.1975

Авторы: Боюн, Козлов

МПК: G06J 1/02

Метки: дифференциальных, интегрирующая, линейных, решения, уравнений, цифровая

...коммутатора 2 ко входам иптеграторов 1 подключается такое количество устрОЙстБ умножения 3, с,Олько пснулсвых коэффициентов содержится в соответствм 0- щем уравнении с стемы, Из за поминаопего устройства коэффнцие тов 12 ня устройс(ва умножения 3 заносятся колы пдс;оя ных коэффициенто 3, 2 на регисты ядресдз 7 из запоминающего устройства адресов 11 в унитарном коде заносятся адреса коэфф;цнен гон, характеризующие связи переменных данного уравнения с переменным остялпьх , )ЯВ:с:ий системы. Генератор колов 10 в.радеть:3 яст последовательно коды в соответствии с прш;ятой системой кодирования, например в случае бп:ярпой системы кодирования генератор колов 10 выдает коды +1 и- 1 последо.32 ельни. В зависимости от кода в счетчике 8. Пя Вход...

Номер патента: 481916

Опубликовано: 25.08.1975

Авторы: Дровянников, Каляев, Лукиенко, Макаревич

МПК: G06J 1/02

Метки: интегрирующая, структура, цифровая

...структуры.ЦИС содержит центральный блок управления 1, набор решающих блоков 2, блок 10 коммутации 3, блок вывода результатов 4, блок ввода исходных данных 5, местный блок управления 6, блок преобразования 7 и накопительный блок 8.Устройство работает слецующим образом. 5 Подлежащая решению задача должна быть преобразована в систему команд и операций ЦИС. Для этого текст задачи, записанный на входном алгоритмическом языке высокого уровня, ввоцится блоком 5 ввода 2 О исходных,цанных через блок преобразования 7 в накопительный блок 8. После окончания ввода центральный блок управления 1 передает управление местному блоку управления 6, который Осунествляет управление про 25 цессом формирования программы решения ис.хо,цной задачи в...

Номер патента: 486335

Опубликовано: 30.09.1975

Автор: Тарануха

МПК: G06J 1/02

Метки: выделения, переменного, приращения

...в05(г-;1) =Р -(Ю( ) . +05где (1 Л(г+1) , - вычисленное приращепие вдополнительном коде на (;+1)-м шаге интегрирования;05; - остаток приращения, вычисленный на г-м шаге иптегри.РОВЯПИ 51; Р 1- функция расчленения, выделягощая остаток приращения от - и (младпппг раз- рЯД) ДО (г- - 1) рс 1 зр 51 Д 2 включительно; г =0,1, 2, /1.Минимальный интервал остатка лежит в пределах от - и до 1 разряда и хранится в ячейках регистра 1, а максимальньш интервал от - и до ( в ) разряда и хранится в ячейках регистра 1 - 1 1,-1.Устройство работает следующим образом, Перед началом работы регистр остатка переводится из режима хранения в режим выдачи информации, путем подачи соответствующих сигналов па вход блока 4, выход которого подключец к входу спихроиизаг...

Номер патента: 491139

Опубликовано: 05.11.1975

Автор: Подлазов

МПК: G06J 1/02

Метки: интегратор, стохастический

...входного сигнала, а второй - с выходом блока сравнения, элемент задержки, вход которого соединен с выходом блока вычитания, а выход - со вторым суммирующим входом реверсивного счетчика. Блок-схема интегратора приведена на чертеже.Интегратор содержит блок вычитания 1, выход которого подключен ко входу элемента задержки 2. Выход элемента задержки соединен с суммирующим входом реверсивного счетчика 3, выход которого соединен с первым входом блока сравнения 4. Второй вход блока сравнения 4 соединен с выходом генератора случайных чисел 5, а выход в с вычптающим входом счетчика 3, суммирующий вход которого подключен к выходу источника входного сигнала 6 и к первому входу блока вычитания 1, второй вход которого соединен с выходом блока...

Номер патента: 510727

Опубликовано: 15.04.1976

Авторы: Виневская, Гиляровская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, интегрирующих, однородных, оцис, плавающей, структур, цифровой, цифровых

...образуются новые значения разностей порядковДв результате чего перестраиваются управ ляемые регистры 14 и 15, на выходе бл ков анализа состояний счетчиков 18 и 19 появляются потенциалы, соответствующие новым состояниям счетчиков, которые подготавливают элементы запрета 16 и 17.При прохождении мантисс приращений 7 Мр 91) через управляемые регистры 14 и 15 мантиссы задерживаются в них на величинуи - Ь д ( )) определяемую510727 ГТПР(1+1) равный +1, - 1 илн О. Этисигналы поступают на вход блока 12 управления сдвигами мантиссы функции, нц сумматор 6, на выход интегратора в качествевыходного приращения порядка функцияЧПР ( 1 ф 1 ) н на реверсивные счетчаки18 и 19,Блок 12 управления сдвнгами вырабатывает сигналы сдвига мантнссы подынтеграл1 а...

Номер патента: 514308

Опубликовано: 15.05.1976

Авторы: Мельников, Хононзон

МПК: G06J 1/02

Метки: интегратор

...,)х =10-+1 О. Опорное цдцряжснцс 15ца макс )м Ь)6 ИР)1 СТСЯ ИЗ СЛОВИЯод 1 ри этом ця ыходе преобразователя 5 бдзцсцый сцпал проходит ца уровне, близком 2 ц к )12 ксцмуму. Пэц прохождении цика эот сигнал стремится к еулО. Посс сгляжиВдцц 51 цифровым фильтром 6 этот сигнал подастся ца вход селектора пиков 7 и цифроаналогоый пр образова гель 14. )яВ функцию селектора пиков входит определение начала и конца пиков. Цифроаналоговый преобразователь служит для выраблтывлция компенсирующего напряжения;1 ля устройства коррекции дрейфа нулевой линии.,ЗОПо сигналу се,)сктора пиков 7 о начале )штсгрировация одновременно вкгпочаотея с,мматоры 8 и 9. Б сумматоре 8 накаеЛие)лгс) иформация, поступающая с греобрязовдгс,5 3, л в сумматоре 9- - с...

Номер патента: 518781

Опубликовано: 25.06.1976

Авторы: Гузик, Каляев, Крюков, Максименко, Плотников

МПК: G06J 1/02

Метки: вычислительное, интегрирующей, структуры, цифровой

...сигнал и если из блока 4 пормвлиэации и переполнения поступает в блок 7 сигнал О том что мантисса подынтегрвльиой функции В блок.8 не нормализована, то блок 7 Выдает управляющие сигналы: В блок 8 хрвцени 1 по дынтегральной функции, при котг.о 1 /11- тисов ПДЫНЕГРВ 1 ЬИОй фУ 1 К/т 1/И СДВ//"аэт и ВлеВО на Один разряд и порядок "меньша - ется на единицу," В блок 10, прп котором значение порядка переменной 11/твг.:роп. - ния уменьшается на единицу; В бток 1;:ркотором порядок входных прирвце г;1 1)ь/нтегральной функции увеличиваетсп на е/)ш/11- цу, Все эти действия Выпол 1)1).)тся пе тех пор пока значение порядка /е)е)е/,:1/о. 1111-. тегРиРованиЯ вблоке 10 не св/1= Рв)1)м нулю или пока из блока 4 пс с-,тп)От с/11-".1);, О том, что...

Номер патента: 519735

Опубликовано: 30.06.1976

Авторы: Антонишкис, Еримин, Иванов, Иванова, Кутовой, Макаревич, Мышляев

МПК: G06J 1/02

Метки: интегратор, цифровой

...6 блока 1 подынтегральной функциии разрывает канал связи выхода мажоритарного органа 18 с входом элемента ИЛИ 15.Новое значение подынтегральной функции,полученное на выхода сумматора 3, черезкоммутатор 5, элемент ИЛИ 17 поступаетна Вход мажоритарного органа 18, на другиеВходы мажоритарного органа - значения техжс подынтегральных функций из резервныхцифровых интеграторов. Восстановленноезначение подынтегральной функции с Выходамажоритарного органа через коммутатор 23проходит на вход элемента ИЛИ 6, с выхода которого - в регистр 4 и па вход блока8 интегрирования, На схеме 20 происходитсравнение инфорвации с Выхода мажоритарного органа и с выхода элемента ИЛИ 17,если коды отличаются друг от друга, то сигнал на выходной шине 22 фиксирует...

Номер патента: 519736

Опубликовано: 30.06.1976

Авторы: Золотовский, Ледовский

МПК: G06J 1/02

Метки: воспроизведения, интегратор, многомерных, функций, цифровой

...при воспроизведении многомерных функций.Наиболее близким по технической суш- , ности является цровой интегратор с мно- щ ,горазрядными прирашениями 21, содержащий регистр остатка, входом 1 связанный с лервой выходной шиной и с выходом сумь тора остатка, первый вход которого соеди,нен с выходом множительного устройства, и ой интегратор реализует вание дифференциальногоЧРально функции соединены соответственноо третьей и четвертой входными шинеми, евыходы-верного, второго и третьего 1 региоъ,ров.приращений соединены соответственно спервымивходами первых трех элементов Ирн 5соединенных вторыми входами соответствен-йно с первой, второй и третьей шиной управ-лающих сигналов, а выходами - с входамисумматора подынтегральной функции,...

Номер патента: 526927

Опубликовано: 30.08.1976

Авторы: Блинова, Пьявченко

МПК: G06J 1/02

Метки: интегрирующее, интегрирующей, последовательного, типа

...ц квантования ИУ в блок храцсц.я . ацтова- ных значений приращений и остатков У поступают квацтовацные и экстраполированные прирацец я ц цовый остаток квантования.В предлагаемом интегрирующем устройстве алгоритм функционирования может быть представлен в виде; 5ь рг (Е-.1)У р (Е - 1)ЛУП, ре 1, если р)й;ЛУ 10 П" , если е(АЛУЛУаг(Е) ЛУ20 ег. =О, 1 еее - 1;- М 1 21 р,(е 1) = У П+ (2)ттге+ )тр,е) Пу, +251 . - ЕтП Ч рт (Е 1)ус. 2ургЛУ ЛЯ.ргЕт (Е) Е 7 Е г (Е+1)- ЕЕ 30 Чрг(Е 1) ЧУрг(Е - ) Чг(Е - ) ЛУ ЛУ ЛУ а=О, 1 ее( - 1; 35 Ф т(Е.1)1 1 Фрд(е+1) ( 1 иЬУ Ее (Е . 1) Ч (Е Ц 40 Е (Е, 1) -1Ег (Е 1)У, ОУЫгде Прг, П, - коммутационные признаки выборки приращении переменных Ур и У в К- ом интегрировании;в 0 Ург(е+) - значение подынтегральцой...

Номер патента: 532112

Опубликовано: 15.10.1976

Авторы: Гузик, Денисенко, Дергунов, Евтеев, Каляев, Ковалев, Кочмала, Крюков, Лапшин, Лисуненко, Максименко, Мелихов, Плотников, Поваляев

МПК: G06J 1/02

Метки: интегрирующая, линейная, структура, цифровая

...совпадении сигналоз адреса решающего блока, адреса столбца и адреса строки, ОП;гдЕЛСНЬй КотММутнруЮщцй ЭЛЕМЕЧт 7 бЛО- кя 6 коммутации настраивается на пропускя- НИ ВтХОДЬХ ПРИРаЩЕНИй, ГОСтУПаЮЩЦ.; На него с перзого выхода соотзстствующ го решя 01 цеГО блока 1 ня Один цз Входов Г рВОт группы соотзетстзующзго решающего блока.110 лс нят тройки дянпо, э р шяющ ГО Оло" кя 1, блок 2 "вода устанавливается з исходнос состояние сигналом, поступающим цз блока э управления,Затем производится настройка последую- щИХ 1)ЕШЯощиХ ОЛОКОЗ 1 И КОММтттрЛОщцх элеметсв 7 блока 6 комлутаци.тПри настройке структуры на решение зя- ДаЧИ В азтОМатИЧЕСКОМ РгжнтМЕ ИЗ бЛОКа 5 управления в блок 2 ввода поступает сигнал начала настройки. Из блока 2,в...

Номер патента: 542999

Опубликовано: 15.01.1977

Автор: Паршинский

МПК: G06J 1/02

Метки: интегрирующее, цифровое

...и скачкообразно возрастать до максимального значения, равного 2" - 1.Перед началом работы устройства производится его подготовка; прн этом в счетчик 4 записывается комбинация 0001, которая тождественна дополнительному коду максимального значения порога. Далее в промежуточный регистр 8 вводится первоначальная комбинация, которая фиксируется соответственно в прямом и обратном двоичном коде, С запуском генератора 3 устройство начинает свою работу с периодом, равным пяти тактам, В первом такте и, импульс поступает на вход приращения независимой переменной +Ах, н на выходе устройства генерируется импульс Лг в соответствии с приведенной формулой. В третьем такте из импульс поступает на вход приращения независимой переменной - Лх, и в...

Номер патента: 543000

Опубликовано: 15.01.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: дифференцирования

...выполнения операции дифференцирования, так как на его входе используются приращения, формируемые по простейшему алгоритму, а при этом, как нетрудно показать, методическая погрешность оказывается первого порядка малости; низкое быстродействие из-за использования одноразрядных приращений на выходе индикатора равенства потоков приращений; кроме того, оно требует большого расхода оборудования. Наиболее близким к изобретению по технической сущности является устройство для дифференцирования, содержащее блок умножения, первый и второй сумматоры, элемент И и регистр производной 2. Это известное устройство характеризуется недостаточной точностью и сложностью.Целью изобретения является сокращение оборудования и повышение точности...

Номер патента: 543001

Опубликовано: 15.01.1977

Автор: Платонов

МПК: G06J 1/02

Метки: интегрирующее

...находящимся в запоминающем узле функциональных символов 14. Поступающий функциональный символ записывается в запоминающий узел функциональных символов 14 лишь после того, как из него извлечены все очередные символы, имеющие приоритет не меньший приоритета анализирующего символа. Извлеченный символ передается в узел формирования программы простого автомата 15. Одновременно по сигналу из узла приоритетов 13 туда же передается соответствующее количество очередных операндов, находящихся в запоминающем узле операндов 12, в котором запоминается номер извлеченного функционального символа как очередной операнд. В узле формирования программы простого автомата 16 из номера очередного функционального символа, кода операций и номеров операндов...

Номер патента: 543958

Опубликовано: 25.01.1977

Авторы: Арье, Иваськив, Ференец

МПК: G06J 1/02

Метки: анализатора, дифференциального, симмирующее, цифрового

...представленных в фазо-импульс 25 ,ном и число-импульсном кодах. Блок управФ543958 пения 7 предназначен для выработки управ. ляющих сигналов с целью обеспечения возможности использования накапливающего принципа суммирования на многоустойчивьщфэлементах.Устройство работает следующим образом.По команде, поступающей из блока управления 7, первое слагаемое, представленное в фазо-импульсном коде, поступает из блока памяти 5 на информационный вход счетчика 6 и за время большого такта фазоимпульсного кодирования информации запо минается в нем. За время следующей команды, действующей в течение второго такта информация о величине приращения, представленная в число-импульсном коде, поступает на вход элемента 1 (или 2) и через элемент 3 (или 4)...

Номер патента: 546907

Опубликовано: 15.02.1977

Авторы: Бальва, Голего, Самойлов

МПК: G06J 1/02

Метки: алгебраических, линейных, решения, систем, уравнений

...величины коэффициентов при переменных заносятся в соответствующие регистры 1, начальные значения переменных - в соответствующие цифровые интеграторы 9, а начальные значения невязок заносятся в соответствующие накапливающие сумматоры 7. При поступлении от генератора 10 первого тактового импульса на вход блока 5 на его выходе появляются сигналы приращений переменных, поступающие на вход каждого из блоков 3. В каждом из комбинационных сумматоров 6 формируются величины приращений невязок, которые накапливаются в накапливающих сумматорах 7. Сигналы с выходов старших разрядов каждого из накапливающих сумматоров 7 поступают на соответствующие преобразователи 8, с выходов каждого из которых аналоговые сигналы, пропорциональные старшим...

Номер патента: 547792

Опубликовано: 25.02.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: вычисления, интегралов, кратных

...границе. По сигналу разрешения, поступающему с выходаблока формирования приращений произведения переменных, происходит интегрированиеи Одфункции в пределах приращения одной координаты, Полученная плошадь и есть значение приращения произведения переменныхна границе, которое с выхода блока 2 через блок 9 поступает на блок 8 умножения, Аналогично для следующего приращения и так до границы прямоугольной области, после чего выдается сигнал и формируется новое значение другой координаты,3 атем производится интегрирование на новой прямой. В граничной области работаетблок 13, и процесс интегрирования протекает аналогично описанному, Как толькоинтегрирование начинает вестись внутриступенчатой прямоугольной области, этотмомент фиксируется в блоке...

Номер патента: 548869

Опубликовано: 28.02.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: интегратор, многоразрядных, потоков, приращений

...1 5, = Р:".,(Х, + Л , + 5 1) 5,=РРХ,+Л 1,+5 ) где (ЛХ,+ЛУ;+5) - алгебраическая сумма входных приращений ЛХ;, Лупоступающих на вход устройства в 1-и шаге интегрирования, и остатка квантования 5; сформированного в предыдущем шаге интегрирования; гпос 15; - модуль остатка квантования в 1-м шаге; 31 дп 5; - знак остатка квантования в 1-м шаге; Р в- функция расчленения, позволяющая выделить часть числа с разряда 1 по разряд т включительно.Рассмотрим как реализуется приведенный алгоритм в описываемом устройстве.Сформированная в сумматоре сумма ЛХ;4-ЛУ;+5;, поступает на входы элементов 2, 3, 4. Элемент 4 реализует первое уравнение системы (1), На второй вход элемента 4 поступает управляющий сигнал, выделяющий приращение ЛЛ; (т. е,...

Номер патента: 548870

Опубликовано: 28.02.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: многовходовой, потоков, приращений, сумматор, тернарных

...в поток приращении. С другои стороны, если сумма приращении, поступивших на вход сумматора, не могкет оыгь отраоотана тотчас, а отраоатывается постепенно с задержкои во времени, то возникает динамическая погрешность, 1 аким ооразом, для упрощения устроиства и устранения динамическои погрешности необходимо уравнять скорость накопления рассогласования и скорость его рассасывания.11 овысить скорость рассасывания можно двумя путями: увеличением разрядности приращения на выходе и увеличением веса тернарного приращения на выходе. 1 ак как сумматор потоков должен формировать тернарные приращения, первыи путь неприемлем.Увеличение же веса ернарного приращения на выходе сумматора потоков приращении допустимо. Очевидно, что если вес...

Номер патента: 554544

Опубликовано: 15.04.1977

Авторы: Боюн, Малиновский, Соловьев

МПК: G06J 1/02

Метки: интегрирования

...коду суммы в сумматоре, и запоминающего устройства, в котором предварительно записаны факториалы ряда целых чисел, которые считываются под воздействием разрешающих потенциалов с дешифратора,Таким образом, блок 2 осуществляет формирование факториалов целых чисел от нуля до величины, равной значению степени полинома, поступающей из регистра 1, плюс значение кратности интегрирования, поступающее из блока 5. Блок 3 предназначен для ввода и хранения 1+1 коэффициентов исходного полинома. Блок 6 представляет 1+1 множительных устройств, осуществляющих умножение коэффициентов полинома, поступающих из блока 3, на факториалы соответствующих им порядковых номеров, поступающих с блока 2. С помощью блока 5 осуществляются ввод и запоминание...

Номер патента: 556464

Опубликовано: 30.04.1977

Авторы: Алишов, Боюн, Козлов

МПК: G06J 1/02

Метки: дифференциальных, интегрирующее, линейных, решения, систем, управлений, цифровое

...устройства пробразом.На первом такте с выхода блока 4 на бло ки 2 подаются коэффициенты первого столбца решаемой системы уравнений. Одновременно открывается элемент И 7 первого интегратора 1, который подключает данный интегратор через общую шину всех блоков 2, Блоки 2 5 осуществляют умножение значения приращения, поступаюшего с первого интегратора 1, на коэффициенты первого столбца системы у 1 авнений. Полученные на выходах устройств умножения 2 значения произведений прира щения на коэффициенты подаются на входыКорректор А. Николаева Редактор Т. Рыбалова Заказ 1119/5 Изд.410 Тираж 815 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д....

Номер патента: 568060

Опубликовано: 05.08.1977

Авторы: Золотовский, Коробков, Ледовской

МПК: G06J 1/02

Метки: задач, интегратор, краевых, решения, цифровой

...изобретения является повышениебыстродействия интегратора, %Поставленная цель достигается тем, что вйредлагаемый интегратор введены второй итретий блоки умножения, первые входы которых соединены соответственно с третьимичетвертым входами интегратора, вторые 55входы - со вторым входом интегратора,два блока выделения приращений, два регистра приращений н два сумматора приращений, выходы которых через соответствующиеблоки выделения приращений соединены со 6 О вторым и третьим -выходами интегратора ивходами первого и второго регистров приращений соответственно, первые входы подключены соответственно к выходам второгои третьего блоков умножения, выход регистра остатка соединен со вторыми входамиСумматора остажа и сумматоров ариращени,.третьи...

Номер патента: 574733

Опубликовано: 30.09.1977

Авторы: Золотовский, Коробков

МПК: G06J 1/02

Метки: интегрирующей, лапласа, решения, структуры, уравнения, ячейка

...которое поступает на интегральные входы интеграторов 5 и 6, выполняем первый шаг интегрирования. После выполнения этого шага каждой ячейкой получаем искомую функцию на прямой. Полученные с выхода интегратора 6 приращения поступают на вход блока 4, туда же подаются приращения из правой и левой ячеек, 1-1 а выходе блока 4 ячейки формируется приращение второй производной, которое поступает на подынтегральный вход интегратора 5, что позволяет сформировать новое значение второй производной. В накопителе формируется значение функции для точки. Затем приходит второе приращение, третье и т, д. Процесс повторяется до тех пор, пока не будет достигнута противоположная граница.После этого полученное значение функции из накопителя 7...

Номер патента: 590774

Опубликовано: 30.01.1978

Авторы: Виневская, Недостоева, Станишевский

МПК: G06J 1/02

Метки: запятой, интегратор, плавающей, цифровой

...является повышение быстродействия.Поставленная цель достигается тем, что в известное устройство введены блок выравни вания начальных порядков и блок управления выравниванием начальных порядков,при. чем первый вход блока управления выравнивания начальных порядков соединен со вхо. дом переменной интегрирования интегратора, второй - с выходом блока образования приращения порядка подынтегральной функции, выход регистра порядка подынтегральной функции соединен с первым входом блока выравнивания начальных порядков, второй вход которого соединен с первым выходом блока управления выравниванием начальных порядков, третьими входами реверсивных счетчиков и пятым выходом интегратора, третий - с первым входом приращения подынтегральной функции...

Номер патента: 600574

Опубликовано: 30.03.1978

Автор: Шпилевский

МПК: G06J 1/02

Метки: детерминированно-вероятностный, интегратор, цифровой

...Еэ. С выхода блока 5 полученные величины Ь Е Ц; (1) поступают на выход 17 вспомогательного вероятностного приращения.20Приращения независимой переменной интегрирования 7 х с входа 9 интегратора и вспомогатель.ные вероятностные приращения Ьу(1) со входа13 интегратора подаются также соответственно натретий и второй входы второго логико-арифметического блока 6. Приращения ЬУэ 1;(1) сулщщруются реверсивным счетчиком блока б. При этомкаждое промежуточное К=е значение суммы в со.ответствии с выражением 7 алгоритма преобразуется в импульсы корректирующих приращений интеграла, (1 с весом каждого импульса, равным Ь 2 э, С выхода блока б величины ЬЕз,э(1)проходят в блок 4 суммирования. В блоке 4 по.ступившие в него величины приращений интегралай...

Номер патента: 608181

Опубликовано: 25.05.1978

Авторы: Чернухин, Шмойлов

МПК: G06J 1/02

Метки: вычисления, дробей, обыкновенных, цепных

...чертеже показана структурная схема предложенного устройства.Устройство содержит интеграторы 1-4, сумматор 5, Входы приращений не зависимой переменной интеграторов 1, 35 2 во всех, п группах объединены и подсоединены к шине б, на которую поступают приращения аФ независимой машинной переменыой 1 . На входы 7 постоянных коэффициентов поступают значения Рк; на входы 8 постоянных коэффициентов поступают значения с. С выходов 9 подынтегральных функций снимаются резулътаты вычисленийВ устройстве все звенья цепной 4 дроби (1) вычисляются одновременно путем решения следующей системы неоднородных разностных уравненийВ, .-( .+.д Р аЬк(ъ+Ф) Ч(к-З)( тйгЧк( К Ка 3,еЧ 5+, =ф (0,1,Теоретическк и практически уставовлево, что итерационный процесс,...