G06F 7/72 — с помощью арифметического остатка

Номер патента: 1285468

Опубликовано: 23.01.1987

Авторы: Амирханов, Евстигнеев, Кошарновский, Кудрявцев, Станьков

МПК: G06F 7/72

Метки: арифметическое, модулю

...снимаетсятолько в десятом такте (фиг.6) работы устройства,Во втором такте коммутаторы 12,13и 17 пропускают через свои первые информационные входы операнды а и Ь; 40на соответствующие информационныевходы модульного сумматора 18В третьем такте работает модульныйсумматор 18 (прч Г;, = 0 и Г, = О),результат которого записывается в регистр 33.В четвертом и пятом тактах работает квадратор 7, на который поступаетвеличина а;+ Ъ; с выхода регистра 33через элементы И 5,50В пятом такте коммутаторы 12, 13и 17 пропускают через свои первые исоответственно вторые информационныевходы на выход операнды а и Ъ, насоответствующие информационные входымодульного сумматора 18.В шестом такте с выходов квадратора 7 величины с и с (выражения (5)и...

Номер патента: 1287152

Опубликовано: 30.01.1987

Автор: Коляда

МПК: G06F 7/72

Метки: деления, классов, остаточных, системе, чисел

...18 и 20 обнуляются, а в группы из младп 1 их 1 и старших Ь разрядов счетчика 9 поступают соответственно номер Ъл с второго выхода элемента 8 задержки и выходная величина з коммутатора 21, где=(В зпрпВь=В згрпВ,Формирование величины 8 осуществляетсяя путем подачи содержимогоВ 26 группы г 1 младптих разрядов К-й гифры модулярного кода числа В , записанного в регистре 19, на первый информационный вход коммутатора 21 и вход преобразователя 15, определяющего вычет -ВЬ, который поступает на второй информационный вход коммутатора 21, при этом на его вход управления с восьмого выхода блока 4 управления подается знак Л числа В, а следовательно, и делителя В, вырабатываемый на втором выходе дешифратора 29 при 7,=В . Если А=О, то(,1=23,) на выходе...

Номер патента: 1290314

Опубликовано: 15.02.1987

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/72

Метки: избыточной, системе, суммирования, счисления

...образуя группы 48-52 и 45-47.90314 4 г + 2 поступает на информационные входы соответствующих мультиплексоров (15- 17-1). Одновременно с шифраторами работают формирователь 10 сигналов переноса и блок 11 местного управления. Первый (10) формирует сигналы переноса Т. в старший г-й1разряд (-1, О, +1), а второй (11) на основе собственных сигналов переносас блока 10 и сигналов переноса т.;, с младшего г-го разряда формирует на своих выходах сигналы, управляющие выдачей на выходы мультиплексоров, (15-17-1) соответствующих результатов (см. табл.). 5 10 15 Формула изобретения Устройство для суммирования в избыточной системе счисления, содержащее группу из в матричных сумматоров по модулю Р, (3 =1,в,Р..ф , н основания системы остаточных...

Номер патента: 1290315

Опубликовано: 15.02.1987

Авторы: Евстигнеев, Кошарновский, Новожилов

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...в регистр 11, а содержимое регистра 5 переписывается в регистр 6.7. В седьмом такте по управляющим сигналам 47 и 57 в блоке 19 производится сложение содержимого 30 регистров 11 и 7.8. В восьмом такте по управляющему сигналу 49 на выход 37 переноса со схемы 21 выдается сигнал перено а, 351 Ч. Вычитание (Выч,) (см. фиг 6) .1. В первом такте по управляющему сигналу 38 второй операнд с входа 27 заносится во входной регистр 1.2. Во втором такте по управляю щим сигналам 39, 43 в преобразователе 2 происходит расширение второго операнда на основания дополнительного диапазона, взятие дополнения и запись результатов в регистры 8, 45 9 и 10.3. В третьем такте по управляющим сигналам 46, 50, 55 и 56 в первом 18 и втором 19 блоках...

Номер патента: 1291977

Опубликовано: 23.02.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функций, элементарных

..., который черезинформационный вход группы мультиплексоров 15 поступает в регистр 19.На третьем такте блок 20, складывая содержимое регистров 8 и 19,находит величину М А + А Х посад ,гтупающую во входной регистр блока 21. 25На первый и второй входы блока 16 умноженйя с выходов групп мультиплексоров 12 и 13 поступают соответственно величины М и Х , подаваемые на информационный вход группы мультиплек- З 0соров 12 через вход 4 константы устройства и информационный вход группымультиплексоров 13 с выхода регистра9, блок 16 умножения находит модулярный код величины М Х , запоминаемой1в регистре 8.Из блока 7 памяти поступает константа А з, в управляющем регистре18 формируется управляющее слово садресом "3", а регистр 19 обнуляется.На четвертом...

Номер патента: 1305678

Опубликовано: 23.04.1987

Автор: Коляда

МПК: G06F 7/72

Метки: интервально, коде, масштабирования, модулярном, числа

...поступает на входные регистры 7.1-7.К, на управляющих входах элементов запрета в данный момент единичный сигнал отсутствует,Сигнал четностис второго выхода узла 10 анализа передается в младший разряд сдвигового регистра 12 и подается на счетные входы модульных счетчиков блока 8, приводя к увеличению их содержимых на единицу в случае нечетного А. В результате в блоке 8 и в младшем разряде регистра 12 формируется соответственно модулярный и двоичный коды числаА( .На последующих Етактах описанные пействия повторяются. По истечении 1-го такта на выходах группы блоков элементов ИЛИ 11.1-11.К получают интервально-модулярный код результата операции масштабирования а в счетчиках блока 8 и в 1 младших разрядах сдвигового регистра 12...

Номер патента: 1310814

Опубликовано: 15.05.1987

Автор: Чачанашвили

МПК: G06F 7/72

Метки: вычисления, парных, произведений, сумм

...быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п.Цель изобретения " увеличениебыстродействия,На чертеже представлена функциональная схема устройства для вычисления сумм парных произведений,Устройство для вычисления суммпарных произведений содержит информационные регистры 1 и 2, блоки 3и 4 памяти, матричные умножители 5,первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результата,счетчик 13 тактов.Применение кода системы остаточных классов позволяет реализовать основные арифметические операции таблично, т,е, свести операции сложения, вычитания и умножения к выборкеиз ПЗУ,Известно, что для...

Номер патента: 1312572

Опубликовано: 23.05.1987

Авторы: Журавлев, Захаревич, Иванов, Краснобаев, Петухов, Фоменко, Юмашев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...сигнал шины 34) и четвертый элемент ИЛИ 36 открывает четвертый элемент И 26. С выхода первого элемента И 2 1 через умножитель 24 частоты, элемент И 26 на положительный вход регистра 27 поступает последовательность из пВ импульсов (и = 108 у (Р) 1 + 1), которая затем поступает через открытый элемент И 23 на вход счетчика 19, В момент поразрядного совпадения состояния суммирующего счетчика 19 и приемкого регистра 17 схема 18 сравнения выдает сигнал, который закрывает элементы И 22 и 23 и открывает соответствующий элемент И из первой 4 и второй 5 групп, через который установив шиеся (после сдвига против часовой стрелки на В разрядов регистра 27) значения соответствующего разряда регистра 27 через первый элемент ИЛИ 6 поступают в...

Номер патента: 1317433

Опубликовано: 15.06.1987

Авторы: Коляда, Кравцов, Селянинов, Чернявский

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функции, экспоненциальной

...с одновременной записью во входной регистр 5 через информационный вход информации с выхода второго элемента 13 задержки.Содержимое Ы группы из Ь младших 35 разрядов входного регистра 5 подаетсяна адресный вход блока 10 памяти для хранения констант, куда поступает 40также содержимое ) второго счетчика8, Из блока 10 памяти для храненияконстант считывается модулярный кодочередной константы У (см. (3.Блок 15 модульных умножителей выполняет операцию модульного умноженияоперандов, поступающих на его входыс вйходов блока 10 памяти для хранения констант и блока 11 мультиплексоров соответственно. Если управляющийсигнал 6 = О, то на выход блока 11мультиплексоров с первого информационного входа проходит величина М,поступающая с входа 4 константы...

Номер патента: 1317434

Опубликовано: 15.06.1987

Авторы: Амербаев, Коляда, Кравцов, Селянинов

МПК: G06F 7/552, G06F 7/72

Метки: вычисления, квадратного, корня, модулярной, системе, счисления, числа

...аргумента, номер которого определяется унитарным кодом,поступающим с выхода кольцевого счетчика 13 на выход 27 устройства. Вычисленное значение квадратного корняснимается с выхода блока 19 модульных сумматоров на выход 24 устройства, В случае завершения работы устройства по вычислению функции квадратного корня от всех входных аргументов соответствующий сигнал появляется на выходе 25 устройства,На первом такте работы устройства в первый регистр блока 9 регист 13 ров с входа 1 аргумента устройства поступает модулярный код числителя А значения А/р Маргумента, который также поступает на второй информационный вход блока 6 мультиплексоров, на управляющий вход которого поступает сигнал о =1, вслед 9 ствие чего с выхода блока 6...

Номер патента: 1322268

Опубликовано: 07.07.1987

Автор: Коляда

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, модулярной, системе, счисления, функций

...(его значение н данный момент несущественно) с выхода сумматора 12 через второй информационный вход груп13222 В ходе третьего цикла (такты с де сятого по четырнадцатый) наряду с выполнением описанных действий в связи с выполнением третьего функционального значения в десятом такте сумматор 2, складывая содержимое регист 50 ра 18 с выходной величиной блока 7 элементов ИЛИ (на нулевом такте каждого цикла она равна нулю), получает модулярный код числа С (Х)У, который через второй информационный вход 55 группы мультиплексоров 16 передается в блок 17 масштабирования (ввидуб =о =О), умножитель 13 находит модулярный код произведения чисел С, (Х) пы мультиплексоров 16 передается в блок 17 масштабирования чисел.В ходе тактов с пятого по...

Номер патента: 1322278

Опубликовано: 07.07.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, сложения, счисления, чисел

...регистра 23 сдвига принимает единичное значение. На втором такте рассматриваемой операции на управляющий вход блока 4 мультиплексоров устройства с четвертого выхода блока 7 управления подается сигнал б =1, поэтому содержимое второго входного регистра 13 (модулярный код числа+ В) через второй информационный вход блока 14 мультиплексоров устройства подается в блок 15 вычисления интервального13222индекса числа ггля вычисления машинного интервального индекса Т( В) числа В, молулярный код (, 7, ф 1 к.) с выхода сумматора-вычитателя 1 О подается на первый вход формирователягтег ральных характеристик модулярного кода, который начинает вычисление поправки Амербаева(С) и знака числа С. Одновременно с этим на втором такте операции модулярные...

Номер патента: 1325475

Опубликовано: 23.07.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: умножения, чисел

...результате сумматор 39 получает величинуЬо= Яо(С)+Ьо.,запоминаемую в регистре 40, а сумматор 39; - величину;= а; - а Я,(В)+1(Вщ,запоминаемую в регистре 40; (=1, 2, К - 1). На этом же такте величины й 2(С), то(С), , т,(С) с выхода блока 18 подаются на первый вход блока 22, а величины р 2(С), рз(С), .", рк - (С) с второго выхода блока 18 подаются на другой вход блока 22, который по указанным входным величинам формирует поправку Амербаева 0(С), соответствующую числу С в системе модулей то, т т а также знак числа С, который с выхода блока 22 поступает на знаковый выход 28 устройства. Поправка Амербаева Н(С) с выхода блока 22 через четвертый информационный вход блока 21 поступает в элемент 51 задержки, а в элемент 45 задержки через...

Номер патента: 1330631

Опубликовано: 15.08.1987

Авторы: Василевич, Коляда, Ревинский, Селянинов

МПК: G06F 7/72

Метки: коде, комплексных, модулярном, умножения, чисел

...16 хранения констант, на второй и третий адресные входы которого поступают неличицы 1 и 1 =1. Содержимое З 0Овспомогательного регистра 24 записывается но вспомогательный регистр 27, а во вспомогательный регистр 24 поступает набор вычетов г;(Ы , 1 ,1), который формируется ца первом выходе 35 первого блока 16 хранеция констант.На 1-м ныходе первого блока 16 хранения коцстацт формируется набор вычетов К;. (Ы. 1,1), поступаюций на входы блоков 21 суммирования выче тов, а блок 17 вычисления интервального индекса числа начинает вычисления по модулю тинтернального индекса 1(Л )На третьем такте работь содержи мые вспомогательных регистров 24 и 27 поступат соотнетственно на первый и второц входы блока 15 схем сравнения, ця выходе которого...

Номер патента: 1330632

Опубликовано: 15.08.1987

Автор: Попов

МПК: G06F 7/72

Метки: классов, масштабирования, остаточных, системе, чисел

...организуется считывание иэ второго блока 3 постоянной памяти 30констант (5).Задними фронтами тактовых импульсов на втором выходе блока Ь синхронизации указанные константы фиксируются в первом регистре 4. Импульс35 на третьем выходе блока 6 синхронизации очищает второй регистр 5, подготавливая таким образом к накоплению сумм (2) и (3). Накопление суммы длится 1 тактов, При этом на каждом 40 такте вычеты, представляющие значения констант, с выходов первого регистра 4 поступают на первые группы входов соответствующих модулярных сумматоров 7. Каждый 1-й модулярный 45 сумматор 7 выполняет суммирование по модулю Р. за исключением (и+1)-го модулярного сумматора, который складывает по модулю Р . На каждом тактеьпроисходит суммирование...

Номер патента: 1332317

Опубликовано: 23.08.1987

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: модулярной, нормализации, системе, счисления, чисел

...регистра 8.На (Т+4)-м такте работы устройства шифратор 10 по входному коду,Если для всех 1=1,2чвыполняется условие -р-Е+21(А(р, а при 1=ч данное условие не выполняется, то в качестве мантиссы )ц(А) и порядка ч(А) исходного числа принимаются соответственно величины А( и ч, при,этом исходное число связано с нормализованным соотношением, А=и(А) шРассмотрим как работает устройство для нормализации чисел в модулярной системе счисления.. На первом такте работы устройства модулярный код (Ц, се,., и,) числа с входа 2 устройства подается на информационные входы блоков 3.1, 3-,23 хранения констант. На выходе блока 3. хранения констант формируется набор констант) ( )р (Ч о Ь), фф эЧ, Ь (Формулы (1), (3) и фиг. 2), который передается в...

Номер патента: 1335998

Опубликовано: 07.09.1987

Авторы: Евстигнеев, Кошарновский, Свириденко, Титов

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...выполняют с дующее и полученное зычение , ерекодируют на основания рабоч:го диыпызона.Первый 1 и второй 2 преобразователи кода СОК выполняют расширение операндов а и Ь с оснований рабочего диапазона Р на основания дополнительного диапазона (. Такое преобразование выполняет 5 10 15 20 2ся с переходом к позиционному представлению либо всего числа СОК а(Ь), либо отдельных его частей (например, констант нулевизации) с последующим преобразова. нием позиционного представления по новым основаниям СОК. Первый метод быстрый, но требует значительного объема оборудования, второй менее быстрый и требует меньших аппаратных затрат.Для конкретности примем, что в предлагаемом устройстве преобразователи 1 и 2 работают по первому методу и представляют...

Номер патента: 1352483

Опубликовано: 15.11.1987

Авторы: Коляда, Ревинский, Селянинов, Чернявский

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...информационный вход первого блока 14 мультиплексоров поступает в первый блок 19 вычисления интервального индекса числа Где в течение Очередных Т так О тов, считая текущий, в соответствии с формулой (3) будет вычислен машинный интервальный индекс 1(В) числа В, модулярньй код (,",л,) подается также на третий адресный вход блока 15 памяти, на второй и первый входы разрешения выдачи которого с второго и первоГО выходов 631 оеа 8 поступают11 3.М соответственно сигнаы д,= Ои = "1", В результате 1.а первом и (150 +1)-ом выходах блока 5 памяти сформируются соответственно наборы вычеК) в согокупности передаются на трет.й вход блока 3 вычисленияинтервального идакса произведения,на второй вход которого подается модулярный код числа с выхода...

Номер патента: 1354190

Опубликовано: 23.11.1987

Автор: Коляда

МПК: G06F 7/72

Метки: арифметическое, остаточной, системе, счисления

...В случае, когда на первом такте А =0 операция определения знака числа А является многотактной, на каждом такте инверсное значение 0, младшего разряда регистра 12 подается на счетный вход счетчика 16, и так как содержимые сдвиговых регистров ежетактно сдвигаются на один разряд влево, то на всех тактах операции определения знакаь 13541 числа А за исключением первого содержимого счетчика 1 б увеличивается на. единицу. Благодаря этому на (1+2)-м такте операции блок 20 масштабировал ния начинает формирование оценки А, для 0=О, 1Ь. После (Т+2)-го такте содержимое регистра 13 становится ненулевым, вследствие чегоподаваемая с выхода элемента ИЛИ-НЕ 18, на управляющий вход блока 25 мультиплексоров принимает нулевое значение, поэтому на выход...

Номер патента: 1368878

Опубликовано: 23.01.1988

Авторы: Амербаев, Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...случае11 ервый элемент 15 задержки осуществляет задержку на (Т+Те +5) тактов. 8878 2вается константа У, =/Х,/ ше/тп;,Х У; 50,1 ш;-1 1=11-1,Блок 18 вычисления интервальногоиндекса числа служит для определенияпо входному модулярному коду (М,от,Е) ЧИСЛа А, ГдЕ М; =/А/а МаШИНного интервального индекса числа поформулее- /М е, от, /тп1 (А) = +,1 ) передается на вход блока19 суммирования вычетов, которые втечение очередных Т тактов, считаятекущий, вычисляют соответственновеличины 1(С) и 1 (формулы (1)и (3),На (Т+Т+5)-м такте работы величины 1(С) с выхода блока 18 вычисления интервального индекса числа ил(С) с выхода блока 17 суммирования вычетов поступают на входы схемы 21 сравнения с константой, 15На (Т+Т +6)-м такте работы величины 1(С) с...

Номер патента: 1368879

Опубликовано: 23.01.1988

Авторы: Брезгунов, Долгов, Зиновьев, Краснобаев, Юмашев

МПК: G06F 7/72

Метки: вычитания, модулям, сложения, чисел

...элемент И 19 и 20 и открывает элементы И 5 и ключевые элементы 4. При наличии сигнала шины 23 (код операции сложения) с выхода регистра 10 операнд 3; через открытый элемент И 11, элемент ИЛИ 13 поступает в регистр 14, а при наличии сигнала шины 24 (код операции вычитания) с выхода 1-го сумматора 28 значение 9, = ш1через элементы ИЛИ 31, открытый элемент И 12, элемент ИЛИ 13 поступает в регистр 14. В этом случае происходит сдвиг разрядов регистра 22 по образованному контуру (по данному модулю ш,) на , (или (,) разрядов против часовой стрелки. С выхода а -1 го разряда регистра 22 результат операции через открытый а; -й элемент И 5, через элемент ИЛИ 6 поступает на вход регистра 7. Формула изобретения Устройство для сложения и...

Номер патента: 1383349

Опубликовано: 23.03.1988

Авторы: Алексеев, Бондаренко, Евстигнеев, Куракин, Силаев

МПК: G06F 7/49, G06F 7/72

Метки: знакоразрядной, позиционно-остаточной, системе, сумматор, счисления

...180 элементы ИЛИ, седьмой элемент НЕ 181, пятый 182, шестой 183 и седьмой 184 элементы И, восьмой 185 и девятый 186 элементы НЕ,восьмой 187,девятый 188, десятый.189 и одиннадцатый 190 элементы И, пятый элемент ИЛИ 191, двенадцатый 192, тринадцатый 193, четырнадцатый 194, пятнадцатый 195 и шестнадцатый 196.элементы И, шестой элемент ИЛИ 197, семнадцатый 198, восемнадцатый 199, девятнадцатый 200,двадцатый 201, двадцать первый 202,двадцать второй 203 и двадцать третий 204. элементы И, седьмой элементИЛИ 205, двадцать четвертый 206,двадцать пятый 207 и двадцать шестой 208 элементы И, восьмой элемент ИЛИ 209, двадцать седьмой элемент И 210,девятый элемент ИЛИ 211, двадцать восьмой 212, двадцать девятый 213, тридцатый 214,тридцать первый 215,...

Номер патента: 1388861

Опубликовано: 15.04.1988

Авторы: Акушский, Инютин, Казангапов

МПК: G06F 7/72, H03M 7/18

Метки: диапазона, классов, остаточных, расширения, системе

...представлены в системе (3): М, = (О, О, , О, У,фНУ Ь+ фф ф ф У.+. Для получения из числа (2) число вида (4) в представлении (2) дополним нулями последние к разрядов А = (с ,с , О. О),(7) Минимальные числа в заданной системе оснований всегда постоянны, поэтому всегда заранее можно составить таблицу. Теперь, последовательно вычитая числа (6) из (7), получим Мс 4(Ор 0 2 эф-А.- - М ,,фО 1++к )Образуя формальную разность, получимА=А - АУстройство работает следующим образом.Первый вычет с входов 1 устройствапоступает на первый адресный входблока 5 памяти, остальные вычетыпоступают с входов 1 устройства навходы уменьшаемых вычитателей 3-3.,где запоминаются. Из блока 5 памятипо значению первого вычета (см, таблицу) происходит выбор...

Номер патента: 1411741

Опубликовано: 23.07.1988

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: запятой, модулярной, плавающей, системе, счисления, умножения, чисел

...являющегося оценкойдроби А В Я/М, выходит за пределыинтервала-р - 1, р - 1, то число35С 1 Р, В этом случае дробь С /М, гдеС - оценка дроби А В/М, являетсянормализованной и, следовательно,представляет собой мантиссу результата, в противном случае в качествемантиссы результата принимается дробьС/М. При этом в первом случае порядок результата определяется соотношением 4(С) = 1(а) + 4(В), а во втором - соотношением (С) = 1(а) +45+ 4 (В) - 1,Устройство работает следующим образом.На первом такте работы модулярныекоды (с 1,с(,) числителя А мантиссы М(а) и (1"1,) числителя В мантиссы М(В) с входов 3 и 4 поступаютсоответственно на первый и второйвходы блока 12 модульных умножителей,который получает модулярный код(ъ ъ) произведения С = А"В,...

Номер патента: 1411742

Опубликовано: 23.07.1988

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: вычитания, запятой, плавающей, сложения, чисел

...28 интегральных характеристик модулярного кода, который начинает вычисление поправки Амербаева 6(С)и коэффициентов симметрического полиади 5 10 г 8ва и коэффициентов симметрического полиадического кода, При этом поправкаАмербаева с выхода формирователя 28интегральных характеристик модулярного кода через четвертый информационный вход подается в блок 29 формирования признака аддитивного переполнения, где по ней и вычету 1 формируется признак аддитивного переполненияЯ , который передается с выхода, блока29 формирования признака аддитивногопереполнения на первый вход блока35 задержки55 ческого кода числа С. Одновременно сэтим на (Т+7)-м такте модулярные коды числа А с выхода второго элемента24 задержки и 3 с выхода блока...

Номер патента: 1425666

Опубликовано: 23.09.1988

Авторы: Евстигнеев, Кошарновский

МПК: G06F 7/72

Метки: арифметическое, модулю

...устройства соответственно.Вычитание (а - Ь) может быть выполнено двумя способами. При первом1способе считаем, что операнд Ь поф 35ступает на вход 2 в дополнительном (обратном) коде, Тогда операциявычитания полностью аналогична операции сложения,При втором способе сначала произ Оводится формирование дополнительногокода второго операнда Ъ;, а затемвыполняется операция сложения. Формирование дополнительного кода производится в течение одного такта, в котором подаются сигналы на входы 23 и 25устройства.На вход 2 устройства перед началом операции подается Ь;, навход 26 - установочный сигнал. Послеполучения в модульном сумматоре 14 до.полнительного кода Ъ , производитсясложение а с дополнительным кодом Ь,так как это было описано...

Номер патента: 1432517

Опубликовано: 23.10.1988

Авторы: Коляда, Селянинов, Чернявский

МПК: G06F 7/72

Метки: арифметическое, модулярной, системе, счисления

...синхронизации с второго По девятый соединены соответственно с управляющим входом блока вычисления интервального индекса произведения, с управляющим входом узла формирова 40 Ния результатов умножения, с выходом сигнала готовности устройства, с управляющими входами мультиплексоров первой группы, с первым и вторым вхоцами разрешения выдачи первого блока хранения констант, с управляющими входами мультиплексоров третьей группы, с управляющими входами мультиплексоров второй группы, о т л и ч аю щ е е с я тем, что, с целью расширения области применения,за счет об 50 работки операндов, представленных в форме с плавающей запятой, оно содержит узел обработки операндов, узел контроля аддитивного переполнения, Второй блок вычисления интервального...

Номер патента: 1441395

Опубликовано: 30.11.1988

Авторы: Глазин, Журавлев, Каревский, Краснобаев, Панков, Фоменко, Чигасов

МПК: G06F 7/72

Метки: модулю, сумматор-умножитель, три

...по модулю три, содержащий два элемента ИЛИ-НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ и пятнадцать элементов И, причем вход старшего разряда первого операнда сумматора-умножителя соединен с первыми входами первого элемента И, первого элемента ИЛИ-. НЕ и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход младшего разряда второго операнда сумматора-умножителя соединен с. первыми входами второго элемента И, второго элемента ИЛИ-НЕ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с третьего по девятый соединены соответственно с первым и вторым входами первого элемента ИЛИ, с первым и вторым входами второго элемента ИЛИ, с третьим входом первого элемента ИЛИ, с третьим и четвертым входами второго элемента ИЛИ,...

Номер патента: 1441396

Опубликовано: 30.11.1988

Авторы: Афанасьев, Долгов

МПК: G06F 11/10, G06F 7/72

Метки: вычетов, сумматор, табличный

...лишь одного выхода (признак правильности выполнения операции) окажется в устойчивом состоянии и на этом сложв. ние заканчивается, а в ином случае это приводит к исчезновению сигнала на выходе 12 блока 10 контроля и по явлению сигнала на выходе 13 (признак неисправности типа "Закрепление 0"), т.е. табличный сумматор переводится в третий режим.Специфическое свойство табличного сумматора проявляется в том, что для любой одиночной неисправности (как типа Закрепление 01, так и типа "Закрепленир 1") в любой точке, если не второй, то третий режим оказывается устойчивым, что соответствует подбору в соответствующей точ" ке такого значения сигнала, на котором неисправность не проявляется.Младшийвествует нулинформации,значениям 2ной...

Номер патента: 1441397

Опубликовано: 30.11.1988

Авторы: Болтков, Литвиненко, Фомин, Хлевной

МПК: G06F 7/72

Метки: арифметическое

...сложения только тем, что на вход 15 перед подачей операндов А и В на входы 8 и 9 соответственно подается уровень логического нуля, вследствие которого сумматор-вычитатель. 5 выполняет операцию вычитания.Режим умножения.При выполнении этой операции на входы 14, 15 и 12 подается высокий логический уровень, на вход 13 - низкий логический уровень, а на вход 16- код, по которому на выходе мультиплексора 18 формируется код числа О. Таким образом, на выходе мультиплексора 1 появляется код числа А, присутствующего на входе 8, на выходе блока 3 коммутации - О, на выходе мультиплексора 2 - код числа В, присутствующего на входе 9. На выходе сумматора-вычитателя 5 по окончании переходных процессов появляется код числа А, а по окончании переходных...