G06F 7/72 — с помощью арифметического остатка

Номер патента: 1451690

Опубликовано: 15.01.1989

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...в предлагаемом.2 +3 +1 +2Исходное содержимое кольцевого регистра представляется в видеП р и м е р 1, Пусть необходимо определить результат операции модульного сложения для АВ=01,В регистр 3 заносится операнд А =01, а в регистр 4 в . операнд В 01. Сигнал с первого выхода дешифратора 5 поступает на первый вход первого (В=01) элемента И 6 и на первые входы первой группы входов коммутаторов 23 и 24. Сигнал с первого выхода дешифратора 25 поступает на первые входы второй группы входов коммутаторов 23 и 24. Так как присутствует сигнал на входе 28,то сигнал с первого выхода (см, табл,1) коммутатора 23 через открытый первый элемент И 26 и через соответствующий элемент ИЛИ группы 22 поступает на первый вход шифрато,ра 21, с выхода которого...

Номер патента: 1451691

Опубликовано: 15.01.1989

Авторы: Глазин, Журавлев, Краснобаев, Леваков, Панков, Фоменко, Чигасов

МПК: G06F 7/552, G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...во входной регистр 2 и далее на вход дешифратора 3, с выхода которого сигнал, соответствующий значению А в унитарном коде, поступает на первый вход соответствующего ключевого элемента 4 и на соответствующий вход шифратора 5, с выхода которого двоичный код, соответствующий количеству необходимых сдвигов разрядов КРС 14, через открытые элементы И группы 15 и первые входы элементов ИЛИ группы 17 поступает на вход регистра 18 и далее через открытый элемент И 21 и элемент ИЛИ 23 в приемный регистр 24Сигнал с входа 10 запускает генератор 30 импульсов, с выхода которого импульсы через открытые элементы И 11 и 12 поступают соответственно на умножитель 13 частоты и на вход счетчика 26. С выхода умйожителя 13 частоты импульсы, увеличенные в п...

Номер патента: 1462306

Опубликовано: 28.02.1989

Авторы: Евстигнеев, Ермакова, Кошарновский

МПК: G06F 7/50, G06F 7/72

Метки: сумматор

...ИЛИ группы преобразуют ре(5) ч,зулвтат суммирования с выходов матриц 9 элементов И группы в кад одиниз Р , который поступает на входыблока 4 формирования переноса и навходы соответствующих шифраторов 11группы, где по каждому основанию образуется двоичный код, Через время,определенное временем задержки срабатывания элементов блоков 1, 18,9, 10 и 11, первый тактовый сигналпройдя элемент ИЛИ 14 и элемент 15задержки поступит на входы приемаинформации регистров 12 группы и запишет в них результат суммирования,и сигнал переноса Й в следующийЯ-й разряд,К, =ч;, ч, ч ч; й;, ч, (6) Через открытые по вторым информационным входам коммутаторы 1 и 16 групп и одна из констант с блоков 17 группы и содержимое регистров 12 группы проходят дешифраторы 18 и...

Номер патента: 1476463

Опубликовано: 30.04.1989

Автор: Старцев

МПК: G06F 7/56, G06F 7/72

Метки: вычитания, классов, модуль, оптический, остаточных, системе, сложения

...коммутатор 2, который адресуетего на следующую строку, смещая начисло позиций столбцов, равное номеру позиции включенной строки коммутаторов 1, Если оптический сигнал попадает на столбец с номером от О доМ;-1, то он проходит без переключения до выхода, Если же оптическийсигнал выходит на один иэ оптическихканалов 9, то он частично считывается на фотоприемник 4, а частично выходит по оптической связи в однойиз позиций выхода 7 модуля по правилу (Н)той М 1 где И - номер канала 9,С выхода фотоприемника 4 при этомсчитывается сигнал переполнения навыход 8 модуля, Следует отметить,что сформированный сигнал переполнения может быть лишь использован для определения значения ранга в сумматоре-вычитателе, построенном изпредлагаемых оптических...

Номер патента: 1481757

Опубликовано: 23.05.1989

Авторы: Кузин, Шамардинов

МПК: G06F 7/49, G06F 7/72

Метки: матричное, умножения

...аппаратурных затрат.На чертеже представлена схема матричного устройства для умножения,Устройство содержит вход 1 первого сомножителя устройства, вход 2 второго сомножителя устройства, матричный умно- житель 3 по модулю р, матричный умно- житель 4 по модулю (р - 1), матричный вычитатель 5 по модулю (р - 1), выход 6 младшей части произведения устройства, выход 7 старшей части произведения устройства.Устройство работает следующим образом. Со входов 1 и 2 сомножители в коде 1 из Р, где Р - основание системы счисления, поступают на соответствующие входы умножителей 3 и 4 по модулю. Так как модули отличаются на единицу, то они являются взаимно простыми. Поэтому произведение двух сомножителей может лежать в диапазоне Р (Р - 1).С выхода...

Номер патента: 1483450

Опубликовано: 30.05.1989

Авторы: Глушков, Краснобаев, Курочка, Сахно, Чугасов

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...направлении, а в счетчике 24 будет содержаться операнд А =А+(В) /2, схема 11 сравнения выдает сигнал, который закрывает элементы 21, 26 запрета и открывает элементы И 14, блоки элементов И 15 и блок элементов И 25, через которые значение А с выхода счетчика 24 поступает на входдешифратора 13, с А - го выхода которого сигнал через А-й элемент И 14 открывает А -й блок элементов И 15, через который содержимое А -го разряда регистра 23 поступает через блок элементов ИЛИ 16 на выход 18 устройства.Формула изобретенияУстройство для сложения и вычита" ния чисел по модулю, содержащее вычи" татель, три блока элементов И, два блока элементов ИЛИ, приемный регистр, схему сравнения, первый счетчик, первый и второй дешифраторы, группу элементов И,...

Номер патента: 1510097

Опубликовано: 23.09.1989

Авторы: Коляда, Селянинов

МПК: G06F 7/72, H03M 7/18

Метки: код, кода, непозиционного, позиционный, преобразования

...40соответственно в блоки 7 и 8.1 суммирования вычетов через -е их входы.Одновременно с этим на первом тактеномер 1 масштаба 8с входа 1 устройства передается в элемент 3 задержки, 45а модулярный код (с(,с(1,) числа,подлежащего масштабированию, поступает в блок 4 вычисления интервального индекса числа, который, реализуяформулу (1), по истечении Т-го тактана своем выходе сформирует машинныйинтервальный индекс 1(А) числа.На (Т+1)-м такте работы устройства,лвеличины 1(А) и 1 выхода блока 4 ивыхода элемента 3 задеРжки подаютсясоответственно на первый и второй адресные входы блока 5 Л, из памяти которого считывается кабо константЧ 1,(1(А),1) компоненты которого опре деляются соотношениями (4) и (5). Прн этом величина Ы с с первого...

Номер патента: 1532923

Опубликовано: 30.12.1989

Авторы: Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...и отражен в таблице знаком +Следовательно, группа элементовИЛИ 14 в данном случае состоит издвух элементов, которые, Формируют четыре варианта чисел: 00, 01, 10, 11,5В элементе ИЛИ 13 объединяются выходы коммутатора, которые помечены втабл.2 знакомП р и м е р 1, А=О, В=2, Необходимо определить (А+В) шорш, Первый операнд А=О поступает на первый дешифратор 3, с выхода которого поступаетна первый вход второй группы входовшифратора 12, Операнд В через первый,блок 8 элементов И и блок 10 элементов ИЛИ поступает на второй дешифра-тор 11. С выхода второго дешифратора11 поступает на третий вход первой группы входов шифратора 12, В приемном регистре 15 записано число 01 20согласно табл,2, Сигнала с вьЖодаэлемента ИЛИ 13 не поступает, а...

Номер патента: 1532924

Опубликовано: 30.12.1989

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, модулярной, позиционного, признака, формирования

...поступают и (где и - количествооснований) остатков Й;, Блок 2 хранения констант аналогично прототипу,содержит и ППЗУ объемом 2х 231 одрбит для каждого модуля (где К; - разрядность остатков), Блок 3 состоит изсумматоров разрядности 3 1 1 ок п битсобранных по пирамидальной схеме,В случае последовательного Формирования неточного ранга на вход 1 уст,ройства одновременно поступают кодыостатка и номера основания, блок 2:хранения констант содержит одно ППЗУ, 40а блок 3 суммирования реализован в виде накапливающего сумматора с входомобнуления и тактовым входом.Блок 3 суммирования имеет 31 о п 1,разрядный выход, из которых старшие1 о 1, п 1 разрядов образуют первуюгруппу Выодов блока 3 суммированияна которой формируется значение...

Номер патента: 1541605

Опубликовано: 07.02.1990

Авторы: Амербаев, Пак, Суюндиков, Турмухамбетов

МПК: G06F 7/72

Метки: арифметике, масштабирования, модулярной, чисел

...параметр. Устройство работает следующим образом,Код числа в остатках, которое необходимо промасштабировать, по входам 1 группы поступает на адресные входы блоков 2 - 4 хранения констант. Константы, считанные из блоков 2 - 4 хранения констант по сигналу входа 16, суммируются соответственно в блоках 6 и 7 сумматоров и блоках 8 модульных сумматоров. При этом в блоке 6 сумматоров на выходах старших 11 оя п разрядов формируется2значение ранга входного числя, сигналы выходов следующих г 1 о 8 п разрядов анализируются в схеме 9, выход кото5 15,4160рой является выходом 5 устройства,младшие1 о 8 п разрядов не используются. Логическая "1" на выходе схемы 9 означает правильность ранга (масштабирования).Промежуточные значения поправкии...

Номер патента: 1552181

Опубликовано: 23.03.1990

Авторы: Журиков, Кечкин, Скиба, Червяков

МПК: G06F 7/72, H03M 7/18

Метки: знака, классов, остаточных, представленного, системе, числа

...все основания нечетные, имеется критический интервал, который является границей между положительными н отрицательными интервалами, В этом случае критический интервал делится на две части и процесс определения знака числа сводится к сравнению остатка интервала. Еслито число считается отрицательньп 1.ЕслиР;+1гто число - положительное. Номер критического интервала дляданного основания Р; определяетсяпо ФормулеР/Р; - 1 2 Номер интервала определяется по Формуле1 О- 1 6 ЫР,Р,где и - число оснований СОК;151 Р 1.-1д1 .РР 11 Р)161 = 1 ф 3Я(р 1) - Функция Эйлера,Р - основания СОКРо.(р - остатки,Р: -"Р,Устройство работает следующимобразом.Из блока 1 определения номераЗОинтервала выбранный номер поступаетна схему 3 сравнения, где сравнивается с...

Номер патента: 1559410

Опубликовано: 23.04.1990

Авторы: Бурмистрова, Орлов

МПК: G06F 7/72, H03M 7/18

Метки: модулю, сложения, три, чисел

...остальных элементов, кроме элемента РАВНОЗНАЧНОСТЬ. 8, применяется признак делимости на три, состоящий в том, что остаток от деления на три числа, выраженного в четверичном коде, равен остатку от деления на три суммы его четверичных цифр. Эта процедура применительно к ранее приведенным кодамдает результаты, записанные в третьей строке табл, 2, демонстрирующейсложение по второму признаку делимости,Таблица 2 00 00 00 01 10 10 01 1 О 01 00 10 О 01 10 10 01 О 00 00 00 01 10 00 00 01 10 О 1 Этот же результат можно получить, применив дизъюнкцию к соответствующим двоичным разрядам четверичных цифр, При этом требуется последующее инвертирование результата, если в коде на выходе элементов И 3-34 имеется более одной логической единицы. На...

Номер патента: 1571583

Опубликовано: 15.06.1990

Авторы: Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: арифметическое, модулю

...коммутатора 38 происходит как и в случае модульного сложения, При д =сйгнал с выхода седьмого элемента И 16 поступает через третий элемент ИЛИ 26 на входы элементов И 30 и 31 третьей и четвертой групп, открывая их.Одновременно сигнал с выхода седьмого элемента Ц 16 поступает на входы элеКоммутатор 38 обладает симметрией относительно левой диагонали, что необходимо для реализации табл 1-5,Реализация этих таблиц с помощью шиФраторов 39 - 43 производит- . ся следующим образом, Пусть, например, необходимо скоммутировать выментов И 33 пятой группы и открьвает ихт.е. производится необходимоесоединение согласно входных операндов А и В согласно табл.5. Сигнал5 и исо входа 25 поступает на входыдвенадцатого элемента И 21, тринадцатого элемента И...

Номер патента: 1587503

Опубликовано: 23.08.1990

Авторы: Василевич, Коляда, Селянинов

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...номер1 константы И с первого выхода элемента 10 задержки поступает на третьиадресные входы блоков 11.1-11,1 с-,1памяти. В блоке 5 осуществляется формирование дополнительного кода15 ( / - М,/ /- Ы,",/ ) числа (-Аф),который с выхода блока 5 через первую группу информационных входовблока б поступает на входной регистр7, В регистре 8 посредством блока 920формируется модулярный код (ос(,ффЫ) числа А ; из блока памяти 11,считывается набор константЧ; ( о(;, ос" 1) = ( К, (о, Ы 1)1"1 о о/ 1)(формулы 1 и 2), При этом первая компонента данного набора К (осо 1)с первого выхода блока 11. памятипередается на -й вход блока 14 суммирования вычетов по вспомогательному модулю, а 3-я компонента набора-В ( Ы. , о 1 ) Ц = 2 3 . . ., ц + 1 )поступает на х...

Номер патента: 1599857

Опубликовано: 15.10.1990

Авторы: Глушков, Долгов, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...В) выходной сигнал схемы 17 сравнения закрываетэлемент 10 запрета, прекращая подачу импульсов на счетчик 18 и регистр 4, и открывает блок 5 элементов И. Далее содержимое регистра 4 (полученный код) через открытые элементы И блока 5 поступает на вход шифратора 6, с выхода .которого значение. результата операции в двоичном коде поступает на выход 8 устройства.Рассмотрим пример конкретной реализации модульных операций для ш=5. Исходное состояние регистра 4 следующее: Пусть А = 3, В = 4, Необходимо определить (А + В)шой 5.Первый операнд А = 0.11 заносится на вход 1. Второй операнд В = 100 заносится на вход 9 и далее через открытый (присутствует сигнал входа 2) блок 13 элементов И, через блок 15 элементов ИЛИ поступает в регистр 16. С...

Номер патента: 1608660

Опубликовано: 23.11.1990

Автор: Литвинов

МПК: G06F 7/72

Метки: вычисления, кода, модулярного, позиционных, характеристик

...6 и 7 деления на константу могут быть реализованы с помощью блоков памяти или комбинационной логики.Устройство работает следующим образом.Код числа и (М,М.,М) с входов 9 группы поступает на входы соотвующих блоков 2.1-2,п умножения на константу, в которых определяются вепичиныф; К . Полученные значения поступают на входы многовходового сумматора 3 и блока 4 суммирования вычетов. В результате на выходе блока 4 суммирования, работающего по модулю К , появится код числа К, т.е. значенйе ядра числа. В многовходом "умматоре 3 заФиксироваис значение суммы Г 0; К;, которое поступает на1 содин вход сумматора 5 и вход блока 6 деления на константу. По входу 10 на другой вход сумматора 5 подается константа уточнения ранга, равная К или К /2 при...

Номер патента: 1615714

Опубликовано: 23.12.1990

Авторы: Ирхин, Краснобаев, Чарковский, Чигасов

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...умножения в двоичном коде.Рассмотрим пример конкретного выполнения операции модульного умножения для гп = 11. В этом случае количество элементов ИЛИ в шифраторе 10 равно четырем, Пронумеруем их слева направо от трех до нуля, Используем инвертированную таблицу по второму разряду результата операции. В этом случае блок 11 инвертирования состоит из одного элемента НЕ. Выходы остальных элементов ИЛИ шифратора 10 подключены прямо к входам соответствующих разрядов входа вычитаемого вычитателя 12 по модулю. Составим табл, 1, в элементе которой над чертой находится значение результата операции, а под чертой - номера элементов ИЛИ шифратора 10, на входы которых поступает сигнал с соответствующего элемента И коммутатора 9,Табл, 1 составлена...

Номер патента: 1617439

Опубликовано: 30.12.1990

Авторы: Глушков, Ирхин, Кононова, Краснобаев, Сахно

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...В, равном нулю, АВф ф(шой 5) = О, при В равном единице АфВ (шой 5) = А, следовательно, необходимо реализовать три строки при В = 2,3,4. Это можно выполнить с,по 55 мощью трех блоков умножения на конс - танту по модулю. В габл. 2,3 и 4 пред ставлены результаты работы блоков ум ножения соответственно для В = 2,В = 3, В =4 (А - результат),Та блица 2 О 1 2 3 4 О 2 4 1 3 А Таблица 3 О 1 2 3 4 О 3 1 4 2 А Та блица 4 А О 1 2 3 4 А О 4 3 2 1 формула изобретения Устройство для умножения чисел помодулю, содержащее дешифратор, групВ общем случае потребуется (т)блока умножения на константу по модулю.Устройство работает следующимобразом,Первый сомножитель (В) с входа 1поступает на вход дешифратора 4. ПриВ = О на выходах дешифратора 4, кроме...

Номер патента: 1633399

Опубликовано: 07.03.1991

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...код результата операции,1 Работу устройства удобно рассмотреть в двух режимах; в режиме проведения операции модульного вычитания (А-В) шорш (А и В) - операнды и в р ежиме проведения операции модульного сложения (А+В)шорш. Исходное состотояние устройства: в младшем (нулевом) разряде регистра 23 записана1633399 элементов И, блок 6 элементов ИЛИ поступает но второй суммируюгрИ счетчик 5. Дальцейная работа устройства 5аналогична работе в перном режиме для первого операнда А и второго (ш-В),единица, все остальные его разрядыобнулецы, Элемент 17 запрета закрыт.Рассмотрим сначала работу устройства в перном режиме (присутствуетсигнал на входе 14) при А большем В,Первый А и второй В операнды заносятся в соответствующие первый 2 ивторой 8...

Номер патента: 1633400

Опубликовано: 07.03.1991

Авторы: Гладченко, Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Фоменко

МПК: G06F 7/72

Метки: арифметическое, модулю

...КРС 36 сдвигается в 1 А - (щ - 1 Л -й-Г разряд, ца вход суммирующего с етчика 7 поступает 1 А - (г;- 1 ) импульсов, после чего его содержимое становится равно 1 д. Сигнал с выхода ц цРавно схемы 6 сравнения закрывает элемент 21 запретя, прекращая поступление импульсов ня вход второго суммирующего счетчика 7 и вход сдвига содержимого КРС 36, я также поступает ца второц вход блока элементов И 34. Индекс результата операции умно- .ения в унитарном коде, полученный на разрядах КРС 36, поступает на входы преобразователя 35, который преобразует индекс результата в результат умножения операндов Л и В. С его выхода результат модульной операции умножений поступает в выходной регистр 31. Если 1 д ( (щ; - 1), то в этом случае сигнал с выхода...

Номер патента: 1633401

Опубликовано: 07.03.1991

Авторы: Евстигнеев, Кошарновский, Кузнецов, Ревзин

МПК: G06F 7/72

Метки: s-ичных, остаточной, позиционно, системе, счисления, умножения, цифр

...вторые иноряионць 20 элементов И объединен с входом втовходы коммутаторов 16 и 17 проходятрого сомножителя первого блока умноня выходы последних, я с их выходовжения и входом первого сомножителя в виде величин с 5 с 18 и третьего блока умножения, выход котоофпоступают ня входи блоков 5-8 умноже- рого соединен с вторым инАормяциоцьм ния, вторые входы блоков 12 и 10 эл 25 входом пеРвого коммУтатоРа, вход втоментов И и перне входы блоков 13 и рого сомножителя третьего блока ум элементов И. Величины с В и 1 Бножеция соединен с первым входом через блоки 10 и 12 элементов И и с пеРвого блока хранения констант и вхо -поступают ца сумматор 3 величины с и 1дом первого сомножителя четвертогоУ о и очеРез блоки 13 и 15 элементов И по 30 блока...

Номер патента: 1636844

Опубликовано: 23.03.1991

Авторы: Журавлев, Иванов, Ирхин, Краснобаев, Куцый, Леваков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...26 черезпятый блок 28 элементов И и второйблбк 29 элементов ИЛИ. Дальнейшая работа аналогична определению результата операции модульного сложения.Рассмотрим примеры конкретного выполнения операции модульного сложения,вычитания и умножения для в=.Исходное состояние регистра 17;1 - 0 - 1 - 1 - 0 - О - О. Первые три 20двоичных разряда соответствуют числу"5". Число "3" соответствует сдвигурегистра 17 влево на один двоичныйразряд. "2" - вправо на один двоичныйразряд и т.д, Составим таблицу для ре ализации операции модульного сложения,В табл. 1 отражены результаты операции модульного сложения.В табл. 2 для построения шифратора24 отражено необходимое количествотактов сдвига для каждой пары операн, дов А и В и направление сдвига. Сдвигвлево...

Номер патента: 1647563

Опубликовано: 07.05.1991

Авторы: Ирхин, Костенко, Краснобаев, Михеева, Цыба

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...первые входы элементов И 19 и 24. Если на выходной управляющей шине коммутатора 17 отсутствует сигнал, то элемент И 19 открыт и сигнал единичного выхода сумматора 15 по модулю два через элемент ИЛИ 21 поступает на единичный вход первого выходного регист- ра 22. Если на выходной управляющей шине коммутатора 17 присутствует сигнал, то элемент И 24 открыт, и сигнал с единичного выхода 15 по модулю два через элемент ИЛИ 20 поступает на нулевой вход первого выходного регистра 22. Одновременно результат операции р 0(вод)Р с выхода коммутатора 11 поступает на соответствующий вход первого выходного регистра 22. Таким образом, в первом выходном регистре 22 содержится результат операции АА(шосР) в КТУ.При рассмотрении работы устройства,...

Номер патента: 1667054

Опубликовано: 30.07.1991

Автор: Орлов

МПК: G06F 7/49, G06F 7/72

Метки: модулю, сумматор-умножитель, три

...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...

Номер патента: 1667055

Опубликовано: 30.07.1991

Авторы: Журавлев, Ирхин, Краснобаев, Куцый, Панков, Уваров, Фоменко

МПК: G06F 7/49, G06F 7/72

Метки: модулю, умножения, чисел

...второй элемент ИЛИ 7 на вход дешифратора 8, с выхода которого через соответствующий элемент ИЛИ первой 9 группы поступает сигнал на один из входов регистра 11, Далее сигнал поступает на второй управляющий вход 6 устройства и операнд В аналогичным образом проходит с выхода второго элемента И и через рассмотренные элементы на один из входов регистра 11. Сигнал, соответствующий ) д (в) = 0 проходит через элементы И 4 (3) при подаче сигналов на управляющие входы 5 (6) и запоминается в триггерах 23/22. Затем сумматор 24 по модулю два прид )в посылает сигнал на вторые входы элементов И первой 13 и второй 14 групп, Выходной сигнал коммутатора 12, соответствующий значению А, В (проб п), в унитарном коде поступает на первые входы К - го элемента...

Номер патента: 1667065

Опубликовано: 30.07.1991

Авторы: Коляда, Кукель, Ревинский, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, счисления, умножения, чисел

...части произведения, на информационный вход которого в это же время с выхода блока 10 задержки поступает код ф 1,ф 2 д - ) вследствие чего сумматор по модулю в 31.1 находит величину Н(В) = =1(В)+ Л (В)в( =1,2 К), Параллельно с этим модульные умножители 35,0 по модулю во и 35.1 по модулю т получают соответственно величины Но = МкНо(В)Но(А) во и ф Н(А)в ( = 1, 2, , К), которые записываются во вспомогательные регистры 37.0 и 37. (см, фиг, 4). По окончании. (Т + 2)-го такта группа блоков 18 суммирования вычетов получит набор вычетовЛо(С),Л 1(С) + й 1 (а 1,Р 1 ) 1 в,Лк(С) + йк(а - 1, Д - 1)вк, который на (Т + 3) - ем такте передается в блок 17 формирования старшей части произведения, На информационный вход блока 17 с вы 1667065 12хода...

Номер патента: 1667066

Опубликовано: 30.07.1991

Авторы: Коляда, Кравцов, Кукель, Селянинов

МПК: G06F 7/72

Метки: масштабирования, чисел

...целях формирования управляющих сигналов на сигнальных выходах 22 и 23 устройства содержимое первого регистра 9 сдвига ежетактно сдвигается в сторону младших разрядов по сигналу Гт = 1, подаваемому с тактового входа 5 устройства. При инициации в устройстве очередной операции содержимое первого регистра 9 сдвига логически складывается с подаваемым на его информационный вход двоичным кодом числа 2 с входа 3 масштаба устройства,т+где 1 - номер требуемого масштаба, Я 1 кк 2(1 = 1, 2, , и + 1), В результате (Т + 1 - 1)-й разряд первого регистра 9 сдвига устанавливается в единичное состояние,На первом такте операции масштабирования модулярной код ( ур 2 ".рк ) масштабируемого числа Х с информационного входа 1 устройства передается в блок 6...

Номер патента: 1672448

Опубликовано: 23.08.1991

Авторы: Коляда, Кравцов, Кукель, Селянинов

МПК: G06F 7/72

Метки: модулярной, системе, сложения, счисления, чисел

...Т+ 2 такта,Мультиплексор 33 реализует следующее булево соотношение:= ,1 ОЮ УЧ,1, ВК) ч.1 а, 1672448Для инициации очередной аддитивной операции код Г операции, подлежащей выполнению, с входа 3 кода операции устройства поступает на вход первого регистра 11 сдвига, при этом в случае, если Г=- 0 (операция сложения), в младший разряд первого регистра 11 сдвига записывается "0"; если Г= 1 (операция вычитания), то в младший разряд первого регистра 11 сдвига записывается "1". Г 1 о сигналу Г = 1, поступающему с входа 4 устройства, младший разряд второго регистра 12 сдвига устанавливается в единичное состояние. Модулярные коды (Гх, а 2,ак ) операнда А и (уЗ,/6Рк ) операнда В через первый 1 и второй 2 информационные входы устройства передаются...

Номер патента: 1674121

Опубликовано: 30.08.1991

Авторы: Куценко, Фисаков, Червяков

МПК: G06F 7/72

Метки: знака, классов, остаточных, представленного, системе, числа

...вторым входом элемента И 24.1 и с первыми входами элементов И 24.4 и 24,5, выходы которых являются соответственно выходами "меньше" и "больше" одноразрядного элемента 17 сравнения, выходы элементов И 24,2 и 24.3 соединены соответственно со вторыми входами элементов И 24.4 и 24.5.Устройство (фиг. ) производит определение знака числа, представленного в СОК следующим образом,эона О, Р к пеРесиО,с-о- ипи етосси -н-, Р,если Р - четное число или О, иР - 1Е Р - 1- н - , Р е случае, если Р - нечетное,Числа первой половины условимся считать отрицательными, а числа второй половины - положительными,Для определения принадлежности числа А к той или иной половине диапазон О, Р) разбивается на интервалы и определяется номер интервала, в котором...

Номер патента: 1683011

Опубликовано: 07.10.1991

Авторы: Долгов, Ирхин, Краснобаев, Крышев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...для двух соседних двоичных разрядов в течение одного цикла имеет место один раз, поэтому для организации преобразователя 20 нужны двухвходовые элементы И, Преобразователь 21 осуществляет преобразование двоичного кода операнда А в соответствующее состояние регистра 2 по таблице.При проведении операции модульного сложения операнд Р поступает в двоичном коде на вход преобразователя 21, с выхода которого производится запись в регистр 2 кода, соответствующего операнду А. Операнд В поступает через первый блок 7 элементов И (сигнал на входе 13 задания сложения присутствует), блок 9 элементов ИЛИ в регистр 10. С началом работы с входа 15 через открытый элемент 18 запрета поступают импульсы на вход счетчика 12, а также через открытый элемент 18...