G06F 7/72 — с помощью арифметического остатка

Номер патента: 1034036

Опубликовано: 07.08.1983

Авторы: Бороденко, Краснобаев

МПК: G06F 7/72

Метки: возведения, квадрат, модулю, чисел

...ИЛИ, причем вход уст"р йства соединен с входом регистравхода, выход которого соединен с вхо"дом дешифратора, выходы которого соединены попарно с входами соответствующих элементов ИЛИ, выход регистравыхода соединен с выходом устройст"ва (23В этом устройстве операция возведения числа в квадрат по модулю Росуцествляется путем подачи на первыйи второй входы числа А, т.е. устройство определяет результат операции,также является большое количество Оборудования;Цель изобретения - сокрашение количества оборудования.Поставленная цель достигается тем,4 рчто в устройстве возведения чиселв квадрат по модулю Р введен шифратор, причем выходы элементов ИЛИ соединены соответственно с входами шифратора, выход которого соединенс входом регистра выхода.На...

Номер патента: 1095178

Опубликовано: 30.05.1984

Авторы: Бороденко, Краснобаев, Семенов, Стеценко

МПК: G06F 7/72

Метки: модулю, умножения, чисел

...которыхсоединены соответственно с первой группой входов коммутатора, вторая группа входов которого соединена соответственно сЭ, 10951 выходами ключей первой группы, первый выход сумматора по модулю два соединен с первым входом первого элемента И, второй выход сумматора по модулю два соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены с первыми входами соответственно пятого и шестого элементов ИЛИ, выход выходного регистра является выходом устрой 1 О ства, введены третий и четвертый элементы И, причем. управляющий выход коммутатора соединен с запрещаю-,. ,щими входами третьего и четвертого, элементов И, со вторыми входами 15 первого и второго элементов И, выходы третьего и четвертого элементов И...

Номер патента: 1096641

Опубликовано: 07.06.1984

Авторы: Бороденко, Краснобаев, Панарин, Семенов, Стеценко

МПК: G06F 7/72

Метки: возведения, квадрат, модулю, чисел

...соединен с шиной задания значения Р/2, выходы сумматора по модулю Р соединены соответственно с первыми входами элементов. ИЛИ второй группы, вторье входы которых соединены соответственно с выходами элементов запрета группы, первые входы которых соединены соответственно с выходами регистра выхода, вторые вхо ды элементов запрета группы объединены и соединены с шиной задания диапазона вычисления устройства,Известен алгоритм выполнения операции возведения чисел в квадрат по модулю Р для операндов, лежащих только в положительном числовом диапазоне (ОА С Р) В = А (упор Р) =сС, т е, А= К Р + К (ОЫР). Для определения результатов операции возведения в квадрат по модулюР как в положительном, так и в отрицательном числовом диапазоне...

Номер патента: 1107122

Опубликовано: 07.08.1984

Авторы: Бороденко, Карпова, Краснобаев, Пшеничный, Стеценко

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...по 15 модулю два, выходы девятого и одиннадцатого элементов ИЛИ соединенысоответственно с первым входом тринадцатого элемента И, входом пятогоэлемента запрета и первым входом 20четырнадцатого элемента И, входомшестого элемента запрета, вторыевходы тринадцатого и четырнадцатогоэлементов И; управляющие входы пятого и шестого элементов запрета сое-Ъ 5динены с входом Сложение устройст."ва, выходы тринадцатого и четырнадцатого элементов И, пятого и шестогоэлементов запрета подключены соответственно к первым входам пятнадцаЗ 0 того и шестнадцатого элементов ИЛИи к их вторым входам выходы пятнадцатого и шестнадцатого элементов ИЛИсоединены соответственно с (р+ 1)/2++11 и (р+1)/2+2 входами третьего 35 регистра 1.23Недостаток известного...

Номер патента: 1111160

Опубликовано: 30.08.1984

Авторы: Евстигнеева, Клибышева, Лазарин, Трутко

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

...результата нетолько в виде остатка по модулюно также в виде позиционного двух- разрядного. числа с весами цф и фПоставленная цель достигается тем, что в устройство умножения в системе остаточных классов, содержащее первый и второй вычитатели по моду 60 2лю и, первый и второй квадраторы, вы. ходы с весом цфкоторых подключены соответственно к первому и второму входам второго вычитателя по модулю о, вход первого квадратора подключен к выходу первого вычитателя по модулю с, введены сумматор по модулю 2 с, первый и второй преобразователи кода, системы остаточных классов в избыточную форму, третий вычитатель по модулю ц, выход которого соединен с выходом старшего разряда устройства выход заема третьего вычитателя по мддулю и соединен с входом...

Номер патента: 1120325

Опубликовано: 23.10.1984

Авторы: Евстигнеев, Евстигнеева

МПК: G06F 7/72

Метки: арифметическое, модулю

...вычитателя, входы которыхсоответственно объединены и являются входами соответственно первогои второго операндов устройства, со 5 держит первый, второй и третий коммувходам третьего модульного сумматора,выход которого подключен к первомуинформационному входу третьего коммутатора, второй информационный вход 45 которого подключен к выходу модульного вычитателя, а выход является выходом младшего ч, -ичного разряда результата арифметического устройства,первый и второй управляющие входы 50 первого и второго коммутаторов соотвественно объединены, подключены к соответственно к первому и второму входам элемента ИЛИ и являются входами операций умножение" и "Сложение" арифметического устройства, выход элемента ИЛИ подключен к первому...

Номер патента: 1134942

Опубликовано: 15.01.1985

Автор: Евстигнеев

МПК: G06F 11/10, G06F 7/72

Метки: ичных, контролем, сумматор, чисел

...единичному входу третьего триггера управления, выход второго элемента И подключен ко входу элемента НЕ, выход которого подключен к первому входу шестого элемента И, второй вход которого подкЛючен к выходу третьего эле- мента задержки, вход которого подключен к выходу второго элементазадержки, третий вход шестого элемента И подключен к единичному выходутретьего триггера управления, нуле-вой выход которого является выходом"Ошибка во всех разрядах" блока, выход шестого элемента И подключен к первому входу четвертого элемента ИЛИ, второй вход которого подключенк первому выходу первого счетчиканомеров разрядов, а выход подключенк единичному входу первого триггерауправления, единичный выход которого подключен к первому входу седьмого элемента...

Номер патента: 1149254

Опубликовано: 07.04.1985

Автор: Коляда

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения, чисел

..., гдекй,щ, , в 1, - модули системы счисления), невозможность работы с числами разных знаков, а также с целыми числами,Целью изобретения является повышение быстродействия и расширениефункциональных возможностей устройства путем обеспечения возможностиработы с числами различных знаков.Поставленная цель достигаетсяза счет того, что устройство дляумножения чисел в системе остаточных классов, содержащее регистрыкодов первого и второго операндов,блок модульных умножителей по основаниям е , е системы счисления, формирователь ранга и регистр .кода старшей части произведения,выход которого соединен с соответствующим выходом устройства, выходырегистров кодов первого и второгооперандов подключены ко входамблока модульных умножителей по основаниям...

Номер патента: 1160408

Опубликовано: 07.06.1985

Авторы: Евстигнеев, Кошарновский, Свириденко, Титов

МПК: G06F 7/72

Метки: классов, остаточных, системе, сложения

...цель достигаетсятем, что в устройство для сложенияв системе остаточных классов, содержащее группу сумматоров по модулям оснований системы счисления,входы которых соединены с соответствующими входами первого и второгооперандов устройства, а выходыявляются выходами результата устройства, введены два преобразователяв код остатка по дополнительномумодулю, сумматор по дополнительному модулю и схема сравнения,причем входы первого и второго преобразователей в код остатка по дополнительному модулю соединены с входами соответствующих операндов устройства, а выходы подключены квходам сумматора по дополнительному модулю, выход которого и выходы сумматоров по модулям основанийсистемы счисления подключены к входам схемы сравнения, выход...

Номер патента: 1168934

Опубликовано: 23.07.1985

Авторы: Бороденко, Краснобаев, Пшеничный, Черныш

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...числа (наибольшего вычета) Р.Рассмотрим работу устройства. Для операции модульного сложения отмечается закономерность распределения в поле матрицы (таблица, Р = 5) в частности по строкам, результатов операции. Эта закономер ность позволяет заменить матричное устройство (ПЗУ) кольцевым регистром 26 сдвига, в котором записана одна из строк таблицы. Пусть необходимо определить (А ++ В)гподР (присутствует сигнал на шине 19).Исходное состояние устройства: нулевое состояние всех регистров 2, 10, 16 и счетчика 18, в регистр 26 записана первая строка таблицы модульного сложения.По входу 1 в двоичном коде поступаетпервый операнд А в регистр 2, а по входу 9в двоичном коде - второй операнд В навход регистра 10 и на первый вход сумматора 11, на...

Номер патента: 1176326

Опубликовано: 30.08.1985

Авторы: Амербаев, Бородин, Копосов, Рец

МПК: G06F 7/72, H03M 7/00

Метки: арифметическое, классов, остаточных, системе

...за"прета, выход 24 результата устройства, выходы 25-28 дешифратора 8,35Арифметическое устройство в системе остаточных классов работает следующим образом.При выполнении арифметических операций на входы 11, 12 и 13 операндов40заносятся коды операндов в индексном представлении (ЫЙ а, пд В,1 пд с). На вход дешифратора 8 подается код с входа 10 кода операции.В соответствии с кодом операции уст 45ройство, выполняет арифметическую опе 2рацию /+аВ тс/ в индексном предРставлении, базовую операцию перевода непозиционного кода в позиционный (полиадический )код по алгоритму Танаки и операцию перевода позиционного кода в код системы остаточных классов.Дешифратор 8 имеет четыре выхода.Выход 25 (однобитовый ) соответствуетзнаку слагаемого, выход 26...

Номер патента: 1196864

Опубликовано: 07.12.1985

Авторы: Сванишвили, Хацкевич, Чачанашвили

МПК: G06F 7/72, H03M 7/00

Метки: знака, классов, остаточных, системе, числа

...быстродействия.На чертеже приведена схема уст" ройства рля определения знака числа в СОК.Предлагаемое устройство содержит группу входных регистров 1,схему 2 сравнения, дешифратор 3 нуля, группу блоков 4 памяти, группу аналоговых ключей 5, сумматор 6, вычитатель 7, группу цифроаналрговых преобразователей 8, элемент НЕ 9,элементы И 10 и 11, аналоговые .ключи 12 и 13, триггер 14 и схемы 15-17 сравнения.Устройство для определения знака числа в СОК работает следующим об- разом.В качестве оснований СОК выбрана однопараметрическая система видаР ы 2 Т - .1 Р2 Т Р = .2 Т + 1 .ф г ф 3Для числа А = (с, Ыг, с) "определяется номер интервала 1 по старшему основанию3= Л+ Лг + Ль+ 1 + 1 г Р(шо Р) э о;где Л; = - (тпой Р);К = 2; Кг = 2 Т - 1; К =...

Номер патента: 1233153

Опубликовано: 23.05.1986

Авторы: Евстигнеев, Кошарновский, Маркин, Новожилов

МПК: G06F 7/72

Метки: суммирования

...только одно может бытьчетным или кратным степени двойки,то невозможно подобрать такое Б, которое удовлетворяло бы условию 2Б = Р/2 (где, в частном случае,1 = 8). Поэтому в дальнейшем будемполагать, что Б - Р/2, Наиболее удачным набором оснований СОК для Б = 2вггяется 3Р = 13, для которых Р = 520, Р/2- 260. Удобство таких оснований состоит и в упрощении преобразователейи 2, поскольку в качестве остаткаот двоичного числа по основанию Р- 8 можно взять три его младших двоичных разряда, Тогда преобразователи1 и 2 должны формировать толькоостатки по основаниям Р = 5 и Р3- 13. В общем случае добиться такогоупрощения не всегда удается, поэтомучертеж выполнен для общего случая.Двоичная разрядность основания равна.ш = 1 од Р,где 1-...

Номер патента: 1233154

Опубликовано: 23.05.1986

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: возведения, квадрат, модулю, чисел

...возведения чиселв квадрат по модулю Р работает следующим образом,При определении квадрата числа ввещественной области на вход 1 устройства поступает двоичное число А,которое через блок 8 элементов ИЛИпоступает на вход дешифратора 9. 54 3С выхода дешифратора 9 операнд Ав унитарном коде через определенныйэлемент ИЛИ 10 поступает на соответствующий вход шифратора 11, С выходашифратора 11 результат операции А(шоо Р) поступает на выход 3 устройства.При определении квадрата числа вкомплексной области на вход 2 устрой-.фства поступает двоичное число А == а + Ь,Значение Ь в двоичном кодепоступает на первый вход блока 5 умножения, с выхода которого значение ЬР,одновременно с значением а, поступает на вход сумматора 7. С выхода сумматора 7...

Номер патента: 1236472

Опубликовано: 07.06.1986

Авторы: Евстигнеев, Кошарновский, Маркин, Новожилов

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

..., поступающий на соответствующие вхоцы блоков 17 и 25, С выхода второго преобразователя 27 кода СОК снимается макрокоэффициент В, поступающий на вторые входы блоков 13, 23 и 18 умножения и на вход блока 1 О, элементов И. С выхода блока 18 умножения величина А,В пройдя открытые элементы И блока 4, поступает на вход 19 сумматора, С выхода блока 1 умножения величина А 1 В, пройдя открытые эле-, - менты блока Й 5, поступает на сумматор 21.С выхода блоков 13 и 23 умножения величины Э=А В, и Р=А, В поступают на вторые информационные входы соответственна первого 1 и второго 2 коммутаторов, На этом первый такт работы устройства заканчивается.Второй такт работы устройства начинается снятием с тактового входа 6 сигнала и подачей на, тактовый...

Номер патента: 1236473

Опубликовано: 07.06.1986

Авторы: Евстигнеев, Евстигнеева, Кошарновский

МПК: G06F 7/72

Метки: арифметическое

...и вычитание иэ полученной величины значения основания позиционной системы счисления, суммированиезначений на информационных входах35 и 36 с единицей и вычитание изполученной величины значения основа"ния позиционной системы счисления,Ввиду малой величины оснований указанные узлы целесообразно выполнитьтабличного типа на основе ПЗУ,Схема 19 сравнения с константойформирует парафаэное значение переноса при условии, что входная величина больше или равна значению основания позиционной системы счисления,Схема 20 сравнения с константой формирует парафазное значение переносапри условии, что входная величинаравна значению основания позиционнойсистемы счисления, уменьшенному наединицу. Схемы 19 и 20 с константоймогут быть реализованы на основе...

Номер патента: 1241240

Опубликовано: 30.06.1986

Автор: Коляда

МПК: G06F 7/72

Метки: деления, интервально-модулярном, коде, чисел

...соответственно,На каждом такте работы устройствапо сигналу, подаваемому на тактовыйвход 1 устройства, содержимое. счетчика 6 увеличивается на единицу, асодержимое регистра 7 сдвигается наодин бит вправо при этом выдвинутоезначение о нулевого разряда подаетося на вход обнуления счетчика 6, ус-танавливая его в нулевое состояние,если б :=1. В первый раз это произойдет на (Т+4)-м такте.з 1241держки. Если Б=1 (АВ), то на выходе элемента И 18 и соответственнона выходе 22 устройства по входнымвеличинам б, =1 и Б =1, поступающимсоответственно на первый и второй5входы с выходов первого разряда сдвигового регистра 7 и Формирователя 8знака числа соответственно, формируется единичный сигнал, указывающийна то, что процесс деления чисел А и 0В...

Номер патента: 1242942

Опубликовано: 07.07.1986

Авторы: Буза, Коляда

МПК: G06F 7/72

Метки: коде, модулярном, нормализации, чисел

...значении счетчик 6 обнуляется. Это происходит на (Т+3)-м такте. Блок 14 суммирования вычетов по истечении (Т+1)-го такта определяет величиныко1( 1)ф кф На (Т+2) - м такте вычет К с первого выхода блока4 поступает во вспомогательный регистр 13 и на чет.вертый вход блока 18 анализа интервального индекса, а величина Я с второго выхода блока 14 подается на пятый вход блока 18 анализа интервального индекса.Во все такты, кроме первого, на управляющий вход коммутатора 10 по- . ступает нуль и на его выход из блока 26 выбирается набор вычетов Суммируя по модулю компоненты данные набора вычетов, блок 14 по истечении (Т+1+1) -го такта получает вели -чиныК. = /Е 9 (11) /ш,1 :1 1 к5К0= / ; Е ч (к; )На (Т+3)-м такте на инверсном выходе...

Номер патента: 1244665

Опубликовано: 15.07.1986

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: вычислительное, модулярной, системе, счисления

...25,1++1, , 25.К. В результате чего в нихв соответствии сформируется модулярный код интервального номера ИЕ(А).По сигналу выдачи кода, поступающемулс входа 8, цифра Ке, с выхода соответствующего счетчика 25 подается1 О 15 20 30 Э 5 40 50 55 7 1244 б 32. 1, ,32.К формируется модульный код числителя искомой дроби, который с выходов сумматоров передается в выходные регистры 33,1,33.К. Полученный модулярный код снимается с выходов 34,134.К устройства и на этом операции умножения дробей завершаются. Формула изобретения Вычислительное устройство в модулярной системе счисления, содержит группу регистров первого операнда, две группы блоков суммирования вычетов,блок суммирования вычетов интервального индекса, первую группу вспомогательных...

Номер патента: 1247868

Опубликовано: 30.07.1986

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...И второй группы 24, черезкоторый содержимое А-го разряда.КСР 12, через А-й элемент ИЛИ 13поступает на вход регистра 14.Определение результата операции(А-В)шойР (поступает сигнал шины 30).По входной шине 16 операнд 4 н двоич-ном коде через открытые элементы пятой группы И 17, элемент ИЛИ первойгруппы 23 поступает на вход регистра 11,По выходной шине О операнд Ь в двоичном коде через открытые элементы И четвертой группы 21, элементы ИЛИ 19 второй группы, регистр 1 поступает на вход дешифратора 2, с выхода которого сигнал, соответствующий значению Ь , поступает на первый вход В-го элемента И первой группы 3. В данном случае содержимое КСР 12 сдвигается влево на А п разрядон, а выходной сигнал схемы 10 открывает В-й элемент И первой...

Номер патента: 1251074

Опубликовано: 15.08.1986

Авторы: Бунто, Магомедов, Червяков, Шапкун, Швецов

МПК: G06F 7/72

Метки: накапливающий, сумматор

...подключает входкоррекции к второму входу комбинационного сумматора 2, В следующем такте работы устройства содержимое регистра 3 суммируется с выставленным на входах комбинационлного сумматора кодом Р. коррекции11, причемР М - КР11где К - целое число, выбираемое изусловия 0 ( Р ( Р и записывается в регистр 3.Таким образом выполняется промежуточная коррекция результата суммирования накапливающего сумматора,Дальнейшая работа накапливающегосумматора происходит аналогичнымобразом,По окончании суммирования с шины"Конец приема" 9 на вторые входыэлементов ИЛИ-НЕ 4 и И 5 поступаетпотенциал логической "1", тогдана выходах этих элементов присутствуют потенциалы логических 0, ана третьем входе управления 14 муль"тнплексора 1 есть потенциал...

Номер патента: 1254480

Опубликовано: 30.08.1986

Авторы: Хацкевич, Чачанашвили

МПК: G06F 7/72

Метки: знака, классов, остаточных, системе, числа

...в остальныхслучаях число отрицательное. Схемы 20-24 сравнения работают следующим образом. Если опорное напряжение больше входного, то на выходе имеют единицу, в противном случае-нуль.Если число отрицательное, то ни один из элементов И 13-15 не сработают. Если число положительное, то с выхода одного нз элементов И 13-15через элемент ИЛИ 16 взводится триго гер 17. Если же число отрицательное,то триггер 17 остается в нулевом положении. Знак с выхода триггера 17поступает на выход устройства. Формул а.из обре те ния Устройство для определения знака числа в системе остаточных классов, содержащее группу регистров, группу цифроаналогбвых преобразователей, четыре схемы сравнения, сумматор, вычитатель,. два аналоговых ключа, первый элемент...

Номер патента: 1257643

Опубликовано: 15.09.1986

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...И 19, 20 и открывает соответствующие элементы И первойгруппы элементов И, второй группыэлементов И 7, через который установившийся (после сдвига по часовойстрелкеЛ, =В разрядов кольцевого регистра 8) разряд кольцевого регистра 8 через первый элемент ИЛИ 9 поступает в выходной регистр 10. ПустьР- 6 В й Ртогда выходной сигналвторого элемента ИЛИ 31 открываетэлементы И восьмой и десятой группэлементов И 33, 35 и третий элементИ 40, В этом случае сигнал с выходапервой группы элементов И 13 черезвосьмую группу элементов И 33 поступает на первый вход второго сумматора 36 ло модулю Р, на второй входс входа 38 в двоичном коде поступает значение модуля Р. С выхода второго сумматора 36 по модулю Р значение Р-В через первую группу элементов...

Номер патента: 1259255

Опубликовано: 23.09.1986

Автор: Краснобаев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...регистра 6 через эле 1259255мент ИЛИ 7 поступает на выход 8 устройства.Режим определения (А-В)шод Р, присутствует сигнал шины 26. С выхода умножителя 15 через открытый элемент И 24 импульсы сдвигают содержимое регистра 27 на В и двоичных разрядов вправо. Сигнал с выхода элемента И 19 открывает (А+1)-й элемент И 29, через который содержимое (А + + 1)-го разряда регистра 27 через элемент ИЛИ 30 поступает на выход 31 устройства.Режим определения АВ(шод Р), присутствует сигнал шины 28. В этом случае одновременно открыты (А+1)-вые элементы И 5 и 29. Таким образом, на входы квадраторов 32 и 33 поступают сигналы, соответствующие значениям (А-В)шой Р и (А+В)шод Р. Вы читатель 34 определяет результат операциисЕ = Г(А+В)шой Р пюс 1 Р - (Аз2.-...

Номер патента: 1273925

Опубликовано: 30.11.1986

Автор: Евстигнеев

МПК: G06F 7/72

Метки: ичный, сумматор

...поступают на соответствующие регистры 1 и 2.В соответствии с (4) блоки 3.1, ,З.и формируют суммы (Е ), блоки 4.1. 4.и формируют суммы, увеличенные на единицу (Я+1) блоки 5.1. 5.(и) формируют суммы, уменьшенные на основание системы счисления ( Я -Я) . Основания Р, можно подобрать так, чтобы они удовлетворяли условиям (6). Из всех и оснований только одно Р, = 2 может быть выбрано так, чтобы (Б)р = О. В частном случае при Б = 2 = 256 (Б)=- О, Это означает, что по этому основанию с =с. -Б и Е+1=с+1-Я. Остальные основания СОК выбираются так, чтобы (Б)р =-1, 1=2 и, При этом по этим основайиям Г =. +1-Б.С выходов блоков 3.13.и, 4.14.и, 5.15.(и) результаты в кодеиз Р поступают на информационные входы соответствующих мультиплексоров...

Номер патента: 1275439

Опубликовано: 07.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: интервально-модулярном, коде, нормализации, числа

...3Схема 10 сравнения с константой формирует на вьясоде единичный сигнал, если входная величина больше или равУстройство для нормализации числав интервально-модулярном коде работает следующим образом.По сигналу, подаваемому на установочный вход 2 устройства, счетчик6 обнуляется, группа блоков элементовзапрета 3.1-3.К блокирует поступлениена входы регистров 5.1-5,К ненулевойинформации, в них через информационные входы 1.1-1.К устройства передается интервально-модулярный код(- ф к0 ., 1(А исходногочисла А,На первом такте операции цифрас; , с выхода регистра 5. подаетсяна входы модульного умножителя 8.и схемы 10, сравнения, которые на-,(нходят цифру М,;, числа А =2 А и выполняют сравнение. Вычет с выхода умножителя через информационный...

Номер патента: 1275440

Опубликовано: 07.12.1986

Авторы: Евстигнеев, Евстигнеева, Канаев, Кошарновский

МПК: G06F 7/52, G06F 7/72

Метки: умножения

...следующим образом,Первый а и второй Ь операнды поступают на входы сумматора 1 по модулюЯ и первого 2 вычитателя по модулю 8.О С первого и второго квадраторовпоправок величины С и й поступаютна входы сумматора 10 поправок, который формирует величину поправки Г.В блоке 11 величина Е сравнивается5 с константой К/2, в результате чегона выходах его формируется один изсигналов С=О, С=+1 и С=-1. Эти сигналы блока 11 сравнения с константойуправляют работой коммутатора 14.20 Устройство может быть реализованона ППЗУ,Обозначим: Х- адресная часть ППЗУ;У информационная частьППЗУ,25 тогда алгоритмы прошивки ППЗУдля блока 1:Ур. =.(Хр +Хр )р Хр Хр)6 (О Р -1)где Хр - двоичный код остатка опе-.ранда по основанию СОК Р;30 Хр - двоичный код остатка...

Номер патента: 1278839

Опубликовано: 23.12.1986

Авторы: Коляда, Ревинский, Селянинов, Смирнов

МПК: G06F 7/544, G06F 7/72

Метки: вычисления, коде, модулярном, функций

...аргуХхлента -М На третьем такте по сигналу Ь =1, подающемуся на управляющий вход группы мультиплексороез 13, на выход данной группы пройдет величина М, поступающая на второй информационный вход с входа э констаегеы устройсгва, с выхода регистра 12 величина Х поступает на вход регистра 9 игна первый вход модульного умножителя 16, на второй вход которого поступает величина М с выхода группы мультиплексоров 13. Модульный умно- житель 16 находит модулярный код числа МфХ , который запоминается в буферном регистре 17. 11 редыдущее 20 25 30 35 40 45 50 55 содержимое регистра 17 в модульном сумматоре 20 складывается с содержимьы М Арегистра 19 констант, модулярный код величины АХ,+М Ас выхода модульного сумматора 20 пе редается в блок 21,...

Номер патента: 1280624

Опубликовано: 30.12.1986

Авторы: Евстигнеев, Кошарновский, Маркин

МПК: G06F 7/72

Метки: запятой, плавающей, умножения, чисел

...в регистр 13 (блок 14, фиг.2)В результате на регистре 13 и в стар:ших Б-ичных разрядах регистра 3 образуется первое частичное произведениемантисс (блок 14, фиг.2)С =С,+С (6)С помощью внутреннего счетчикаС, блока 29 (блоки 15 и 16, фиг.2) 50процесс умножения Б-ичных разрядовмантиссы множимого на очередной (К-)-й Б-ичный разряд мантиссы множителя повторяется К раз (блоки 7-14,фиг,2). В результате на регистре 13 55в разрядах 1"К образуются старшие, ана регистре 3 (вытеснив множитель)младшие Б-ичные разряды произведениямантисс. КС,с(О,Ь), В Формула изобретения Устройство для умножения чисел с плавающей запятой, содержащее регистры мантиссы.множимого и множителя, сумматор мантисс, регистры порядка множимого и множителя, .счетчик порядков,...

Номер патента: 1280625

Опубликовано: 30.12.1986

Автор: Коляда

МПК: G06F 7/72

Метки: комплексных, модулярной, системе, счисления, умножения, чисел

...поступает во второй входной регистр 8, а в элемент 13 задержки через вход 4 устройства передается номер 1 комплексной константы, после этого начинается первый такт операции умножения комплексных чисел. На первом такте цифра с с 1-говыхода регистра 7 подается на 1-йинформационный вход первой группыблока 9, 1-й вход блока 11 вычисленияинтервального индекса, а также намладшие разряды адресного входа блока10.1 (1 Ф 1) памяти; цифра,(" с -говыхода регистра 8 подается на 1-евходы блока 5 формирования дополнительного кода, блока 12 вычисленияинтервального индекса, а также наследующие разряды адресного входаблока 10.1 (111) памяти, а номер 1константы с первого выхода элемента13 задержки поступает на старшие разряды адресного входа блоков...