Устройство для масштабирования числа в интервально модулярном коде

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 19) И) 1 4 С 7 7 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 3Г ПИСАНИЕ ИЗОБРЕ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ НИ 082 2 01.8604.87. Бюл.чно-исследовладных физич 15тельс инстилем еских п евчен Коляда3 (088;8)рское свидетелькл. 6 06 Р 7/кое свидетельствкл. С 06 Р 7/ во 1 СС ф(46) 23, (71) Нау тут прик им. А.Н.С (72) А.А. (53) 681. (56) Авто В 1140114Авторс Р 1241240 ДЛЯ МАСШТАБИРОВАНИЯ . 0-МОДУЛЯРНОМ КОДЕ тносится к вычисли предназначено для фровых устройствах функционирующих в непозиционных кодах и реализующих различные немодульные операции. Целью изобретения является уменьшение объема оборудования.Поставленная цель достигается тем,что устройство, имеющее группу блоков 5 элементов запрета, блок 6 модульного умножения на два, группувходных регистров 7, группу блоков 9хранения констант, сдвиговый регистр12 и узел 10 анализа, содержащий дешифраторы, группы схем сравнения сконстантой, элемент ИЛИ и элемент НЕ,содержит блок 8 счетчиков по модулям,группу блоков 11 элементов ИЛИ, аузел анализа дополнительно содержитгруппу элементов И с соответствующими связами. 2 ил.(9) конъюнкции Х 11 Х 111 Х 111Х 1 заменяются соответственно на-- 25конъюнкции 11 и М 1 1 М 1 о и 1при четном р. ки на конъюнкции1 Е ш 91 Ш 1 7 ы, и 11 шпри нечет -1 1 11номТаким образом, дешифраторы 17 и20 могут быть реализованы известнымспособом согласно приведенным формулам с помощью групп элементов И иэлементов ИЛИ,Искомые управляющие сиГналы 11 уЬ и 6 +е 1.(формул 3-5) вырабатываются соответственно на выходах элемента ИЛИ 19, элемента НЕ 21, 3-м и1-м выходах групп элементов И 22 и 23,Сдвиговый регистр 12 осуществляетсдвиг на один бит влево (в сторонустарших разрядов). Разрядность регистра 12 составляет и+1 бит, где и =1+1 1 ор,РМКбит.Устройство работает следующим образом.По сигналу, подаваемому на установочный вход 2 устройства, модульныесчетчики блока 8 обнуляются, группаблоков 5.1-5.К элементов запрета бло 50кирует поступление на информационныевходы входных регистров 7.1-7.К ненулевой информации и через входы 1. 1-1, Кв них передается интервально-модулярный код числа А, подлежащего масштабированию. Одновременно с этим всдвиговый регистр 12 через вход 3масштаба устройства записывается двоичный код числа 2(0 ЕСп), После этого начинается операция масштабирования числа А, состоящая в получениичисла -уОперация реализуется за Е тактов, в ходе каждого из которых выполняются одни и те же действия. На первом такте модулярный код, содержащийся в счетчиках блока 8, поступает на вход блока 6 умножения на два по модулям шсистемы счисления. Полученное произведение с выхода блока 6 передается в блок 8 счетчиков через информационный его вход. Параллельно с этим содержимое,сдвигового регистра 12 сдвигается на один бит влево, а узел 10 анализа по входным величинам, поступающим с выходов входных регистров 7.1-7.К, реализуя соотношения (3)-(9), вырабатывает управляющие сигна. Сигаы четности 1 ичисла А с первого и второго выходов узла 10 анализа подаются соответственно на первые и вторые входы выдачи кода блоков 9. 1-9. Кхранения констант, асигнал1Е ) с ( 1+2)-го выхода узла 10 подается на ь-й управляющий вход выдачи кода постоянного запоминающего устройства, на адресные входы постоянных запоминающих устройств подаются соответственно цифры числа А и из их памяти считываются выборы кнт 1-д 1 (,1 к)к-( кк) к(1(А опРеДеллемые по ФоРмУлам (2) и (3), Если число А является четным, на первом и втором выходах поК121 У,к2Ь 1 если А четно; К Й, + 1 ы ),если А нечетно, 5=1 20 Поэтому на выходах блока 9,К сформируется набор вычетов о (1(А= ( ОО,Ц(1(А,00,2(и) в котором 4 -я компонента определяется по формуле (2). Компоненты наборов вычетов ы(с К)м(1(А с выходов блоков 9.1-9.К поступают на входы соответствующих блоков элементов ИЛИ 11.1-11.К. На их выходах формируется интервально-модулярный код1числа И = - (А - ) который с вы 2Фходов блоков элементов ИЛИ через информационные входы групп элементов запрета 5.1-5.К поступает на входные регистры 7.1-7.К, на управляющих входах элементов запрета в данный момент единичный сигнал отсутствует,Сигнал четностис второго выхода узла 10 анализа передается в младший разряд сдвигового регистра 12 и подается на счетные входы модульных счетчиков блока 8, приводя к увеличению их содержимых на единицу в случае нечетного А. В результате в блоке 8 и в младшем разряде регистра 12 формируется соответственно модулярный и двоичный коды числаА( .На последующих Етактах описанные пействия повторяются. По истечении 1-го такта на выходах группы блоков элементов ИЛИ 11.1-11.К получают интервально-модулярный код результата операции масштабирования а в счетчиках блока 8 и в 1 младших разрядах сдвигового регистра 12 соответстоянного запоминающего устройства9.ь сформируется набор вычетов,к"ф(с - ) = (-О )к-1 2 щ ф Если же число А нечетно, набор вычетов з (Ы =(о- ф2 щ Из соотношений (3)-(7) следует, чтоединичное значение принимает лишьсигнал с индексом 6, где ственно сформируется модулярный идвоичный коды остаткаА 1, при этомна заключительном такте на выходе 16устройства сдвигового регистра 12 появляется единичный сигнал, Интервально-модулярный код числа, модулярныйи двоичный коды остатка снимаются соответственно с выходов 13.1-3.К результата, и выходов модулярного 14 идвоичного 15 кодов остатка устройства, и на этом процесс масштабирования исходного числа А заканчивается. Формула изобретения Устройство для масштабирования числа в интервально-модулярном коде,содержащее группу блоков элементовзапрета, блок модульного умножения надва, группу входных регистров, группублоков хранения констант, сдвиговыйрегистр и узел анализа, содержащийгруппу схем сравнения с константой,два дешифратора, элемент ИЛИ и элемент НЕ, причем информационные входыгруппы устройства соединены с установочными входами соответствующих входных регистров группы, информационныевходы которых соединены с выходамисоответствующих блоков элементов запрета группы, управляющие входы которых объединены и соединены с установочным входом устройства, тактовыйвход которого соединен с входом разрешения сдвига сдвигового регистра,информационный вход которого соединенс входом масштаба устройства, выходывходных регистров, кроме старшего,группы соединены с входами соответствующих схем сравнения с константойгруппы, выход элемента ИЛИ соединенс входом элемента НЕ, о т л и ч а ющ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит блок счетчиков но модулям, группублоков элементов ИЛИ и узел анализадополнительно содержит две группыэлементов И, причем установочный входустройства соединен с входом.обнуления блока счетчиков по модулям, выходкоторого является выходом модульногокода остатка устройства и соединен свходом блока модульного умножения надва, выход которого соединен с информационным входом блока счетчиков помодулям, счетный вход которого соединен с выходом элемента НЕ, выход элемента ИЛИ и выход элемента НЕ соединены соответственно с первым и вторым13056 15 ставитель А.Клюе едактор Н.Рогулич Техред Л.Олейник Корректор И.Муска ПодписиСССРийд, 4/5 46 Тираж 673ВНИИПИ Государственного комипо делам изобретений и о13035, Москва, Ж, Раушская Заказ ет ры Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 входами разрешения выдачи кода блоковхранения констант, кроме старшего,группы, выходы входных регистровгруппы соединены с адресными входамисоответствующих блоков хранения констант группы, выходы которых соединены с входами соответствующих блоковэлементов ИЛИ группы, выходы которыхявляются выходами результата группыустройства и соединены с информационными входами соответствующих блоковэлементов запрета группы, выход элемента НЕ соединен с входом младшегоразряда сдвигового регистра, выходымладших разрядов и выход старшегоразряда которого является соответственно выходом двоичного кода остаткаи выходом окончания работы устройства, выходы элементов И первой и второй групп соединены соответственно 20с входами разрешения выдачи кода 78 8старшего блока хранения констант,группы, выходы младших разрядов входных регистров группы соединены соответственно с входами первого дешифратора, причем в узле. анализа входмладшего разряда и выход схем сравнения с константой группы соединенысоответственно с входами второго дешифратора, старший вход которого соединен со старшим входом первого дешифратора, выходы элемента ИЛИ и элемента НЕ соединены с нулевыми входамисоответственно элементов И первой ивторой групп, выходы первого дешифратора соединены с соответствующимивходами элемента ИЛИ и с вторыми входами соответствующих элементов И первой группы, выходы второго дешифратора соединены с вторыми входами соответствующих элементов И второйгруппы.