Устройство для вычисления сумм парных произведений

СОЮЗ СО 8 ЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК А 1 19 6 Р 7/ 8 ЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОСУДАРСПО ДЕЛ ПИСАНИЕ ИЗОБРЕТЕНИЯ У СВИДЕТЕЛЬСТВУ до ое произ й Д, И,чных969,(56Маши ССР978.ССР1983(71) Тбилисский научно-исслтельский институт приборостсредств автоматизации Научиводственного объединения "Э) Акушский И, Я Юдинскиная арифметика в остатклассах. - М,: Сов, радио,с, 438,Авторское свидетельствоФ 788105, кл. С Об Р 7/38,Авторское свидетельствоУ 115953, кл, С 06 Р 7/38,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕ УММПАРНЫХ ПРОИЗВЕДЕНИЙ(57) Изобретение относится к вычислительной технике и может быть использовано в процессорах обработкисигналов, в цифровых фильтрах и т,п,Цель изобретения - увеличение быстродействия, Устройство для вычислениясумм парных произведений содержит информационные регистры 1 и 2, блоки 3и 4 памяти, матричные умножители 5,первую, вторую, третью группы буферных регистров 6, и 8, матричныесумматоры 9 и 10, преобразователь 11кода системы остаточных классов впозиционный код, выход 12 результатов, счетчик 13 тактов. 1 ил,0814 10 15 ы, -Ь =(6 р ),то операнды М, и 3 подаются на адресные шины, а результатсчитываетсяс информационных шин.Блок памяти, матричные умножителии матричные сумматоры в устройствевыполнены в виде постоянных запоминающих устройств.Устройство работает следующим образом.В информационные регистры до нача.ла работы записаны числа в коде СОК.Счетчик тактов формирует адреса длясчитывания коэффициентов, которыехранятся в блоках памяти в коде СОК,Содержимое регистров 1 и 2 перемножается с коэффициентами с помощьюматричных умножителей 5. Результатумножения записывается во вторуюгруппу буФерных регистров 7, содержимое которых складывается с содержимым буферных регистров 8 третьейгруппы (в первом цикле происходитсложение с нулем),Затем сложение осуществляют матричные сумматоры 9 и О. Сумма эапи 1 131" Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т.п.Цель изобретения " увеличениебыстродействия,На чертеже представлена функциональная схема устройства для вычисления сумм парных произведений,Устройство для вычисления суммпарных произведений содержит информационные регистры 1 и 2, блоки 3и 4 памяти, матричные умножители 5,первую, вторую, третью группы буферных регистров 6,7 и 8, матричные сумматоры 9 и 10, преобразователь 11 кода системы остаточных классов в позиционный код, выход 12 результата,счетчик 13 тактов.Применение кода системы остаточных классов позволяет реализовать основные арифметические операции таблично, т,е, свести операции сложения, вычитания и умножения к выборкеиз ПЗУ,Известно, что для реализации таблицы по модулю О необходимо иметьв таблице Р значений, т,е. еслианадо вычислить 20 25 30 35 40 45 50 55 сывается в буферные регистры 6 первой группы, затем переписываетсяв буферные регистры 8 третьей груп-.пы, Счетчик тактов после окончаниясуммирования парных произведений выдает разрешающий сигнал на входразрешения преобразователя 11 кодасистемы остаточных классов в позиционный код,Слагаемые кода СОК в информационные регистры 1 и 2 могут быть записаны из аналого-цифрового преобразователя или с преобразователя напряжение-частота,Формула изобретения Устройство для вычисления сумм парных произведений, содержащее информационные регистры, о т л и ч а - ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит блоки памяти, матричные умножители, матричные сумматоры, счетчик тактов, буферные регистры и преобразователь кода системы остаточныхклассов в позиционный код, причем выход счетчика тактов соединен с адресными входами блоков памяти и с входами разрешения работы преобразователя кода системы остаточных классов в позиционный код, выход которого соединен с выходом результата устройства, выходы блоков памяти соединены с первыми информационными входами соответствующих матричных умножителей, вторые информационные входы которых соединены с выходами соответствующих информационных регистров, выходы матричных умножителей соединены с входами соответствующих буферных регистров первой группы, выходы которых соединены с первыми информационными входами соответствующих матричных сумматоров, выходы которых соединены с входами соответствующих буферных регистров второй группы, выходы которых соединены с входами соответствующих буферных регистров третьей группы, выходы которых соединены с вторыми информационными входами соответствующих матричных сумматоров и соответствующими информационными входами преобразователя кода системы остаточных классов в позиционный код,