G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Номер патента: 1569847

Опубликовано: 07.06.1990

Авторы: Демиденко, Куновский, Левин, Малашонок

МПК: G06F 17/14

Метки: быстрого, действительного, преобразования, хартли-фурье

...с выхода блока 1 синхронизации. Одновременно по сигналу с выхода блока 1 синхронизации счетчик 2 адреса формирует и подает на блок 3 постоянной памяти код адреса требуемых тригонометрических коэффициентов. Значения коэффициентов считываются из блока 3 постоянной памяти и фиксируются н регистре 6 констант по сигналу с выхода блока 1 синхронизации. Длина слона б тока 3 постоянной памяти и соответственно длина регистра 6 констант в дна раза превышает длину слова остальных блоков у:тройства, так как и нем содержатся коды двух коэффициентов - синуснога н косинусного, Затем по сигналу с выхода блока 1 синхронизации счетчик 4 адреса задает в блок 8 оперативнсй памяти код, по которому из него в соотФнетствии с сигналом с выхода блока...

Номер патента: 1571610

Опубликовано: 15.06.1990

Автор: Исмагилов

МПК: G06F 17/00, G06F 17/14

Метки: адамару, ортогонального, преобразования, уолшу

...с выходов делителя 15 частоты, которые объединяются с выходным импульсом одновибратора 1 на элементе ИЛИ 18.На Фиг, 3 представлены диаграммыработы блока 7 синхронизации.На диаграммах 1 и 2 представленысоответственно сикхроимпульс, посту"пающий на вход запуска устройства, импульс с выхода элемента 12 задержки.На диаграммах 4-7 показаны соответственно сигналы с выходов генератора 13, триггера 14, делителя 15частоты, делителя 16 частоты и Формирователя 17 короткого импульса.На диаграмме 3 показан стробирующий импульс с выхода одновибратора 10.В соответствии с используемым алгоритмом над входной выборкой данных, представляемой вектор-столбцом Г размерностью И, производится следующее преобразование:(1)где Г - вектор-столбец...

Номер патента: 1571611

Опубликовано: 15.06.1990

Авторы: Каневский, Коноплицкий, Корчев, Поваренко, Ярцун

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...сигсумматоры 19,р поступают таазом, что на выходе группы 15м результат, равносильный умматриц: где У(р) - значения, поступающие наобщую информационную шину6 (р=1,6,11).С информационного выхода вычислительного блока 15,5 значения поступают на вход блока 22 умножения, надругой вход которого приходят с 113 У21 значения весовых коэффициентов ипризнаков. После умножения в блоке 22умножения значения поступают в третьюобщую информационную шину 23,Группа вычислительных элементов24.р работает аналогично группе вычислительных блоков 15.р (р=1,5),Управляющие сигналы на сумматоры 28,рпоступают таким образом, что на выходе получаем значения, которые были быполучены при умножении двух матриц: где У(р) - значения, поступающие на третью общую...

Номер патента: 1573459

Опубликовано: 23.06.1990

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, свертки, фурье

...На выходах сумматоров 11.111,4 значения Х(0) И 8+Х(1) И+Х(2) И++Х(3) Иь соответственно, На управля- .ющие входы регистров 14.1-14,4 поступает верхний логический уровень, разрешающий запись информации в них повторому входу.Пятый такт,Аналогичен первому такту. УстройстЭо начинает обработку нового массиваданных по описанному выше алгоритму.На управляющих входах мультиплексоров9, верхний логический уровень, поэтому весовые коэффициенты на вторые9 ходы умножителей поступают с регистров 8., Последовательность поступлеНия весовых коэффициентов аналогичнаописанной ранее. В регистры 7. осуществляется загрузка весовых коэффициентов для следующего массива данныхв последовательности, приведенной длярегистров 8.х при вычислении предыду...

Номер патента: 1575175

Опубликовано: 30.06.1990

Авторы: Запорожан, Пузанков

МПК: G06F 17/14, G06F 7/52

Метки: конвейерный, умножитель

...выталкивает А,. В буферный регистр 3 и триггер 5 первого блока заносятся соответственно скоммутирован" ное множимое А и Рх а в регистре 7 фиксируется первая сумма частичных произведений. В буферный регистр 3 и триггер 5 второго блока загружаютсяг скоммутированное множимое А( и Р Кроме того, инструкции й и Г загружаются в регистры 6 блоков Б, и Б соответственно, а субрегистр 8 фиксигрует частичный множитель Ь . Следовательно, в блоке Б вычислейие первой суммы частичных произведений сомножителей Аг и Вх совмещается с коммутацией А. В блоке Бх совмещаются коммутация Ах и вычисление второй суммыСоставитель Е.МурзинаРедактор Н,Кищтулинец Техред Л,Сердюкова Корректор О,Ципле Заказ 1785 Тираж 571 ПодписноеВНИИПИ Государственного комитета...

Номер патента: 1575202

Опубликовано: 30.06.1990

Авторы: Каневский, Коноплицкий, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...на выходе сумматора 12.2 результат а(0)Ы 8 + а ЫвШестой такт. На выходе .1 значениеф 1а (1). На выходе блока 22 значениеЫ 1, На выходе коммутатора 3 а (1) хх ЫвВ регистре 5.1 значениез 41 .4а (0)Ыд , а в регистре 5.2 значениеа (Э)Ыэ . На выходе блока 23 значеу ние Ыв . В регистре 9.1 значение Ы 4, 15г) , а в регистре 9,2 - значение Ы)1 . Вт регистре 11.1 значение а (0)Ыь + + а ( )Ыв + а"(2)Ы 8 + а (3)Ы 8торое подается на вход умножителя 19, навторой вход которого поступает 20 значение с блока 22. На выходе коммутатора 20 результат Г (1) = а (0)Ы 8+ +а (1)Ы + а (2)Ы + а (3)Ы.Регистры 7.1; .2; 7.3; 7.4 сохраняют свои значения, Дальше происходит аналогичный процесс - в умножителе 8.1 умножается содержимое регистра 7.1 и значение на...

Номер патента: 1575203

Опубликовано: 30.06.1990

Авторы: Гилевский, Карташевич, Приходько, Фомин

МПК: G06F 17/14, H03H 17/06

Метки: сигналов, цифровой

...12, Импульсами с выхода.УЗ блока 11 синхронизации через элемент ИЛИ 7 переводится в следующее состояние счетчик каналов 6, и интерполяция выборок по следующему канала происходит аналогично указанному.После обработки выборки по Я-каналу на выходе 71 устройства формиру 55 ется первая выборка уплотненных каналов, сопровождаемая импульсов на выходе 72 устройства. Импульс с выхо-. да счетчика 6 каналов через вход коммутатора 18 переводит счетчик 10 адреса в следующее состояние и интерполяция следующей выборки по всем каналам происходит аналогично укаэанному,После обработки 1-выборок по Я-каналам импульс с выходасчетчика 10 адреса переводит устройство в режим ожидания до прихода следующего импульса на вход ХЗ устройства.Блок синхронизации...

Номер патента: 1577072

Опубликовано: 07.07.1990

Авторы: Каневский, Корчев

МПК: G06F 17/14, H03H 17/04

Метки: фильтрации, цифровой

...а (1)И, а (1)И, а (1)ИЭ, С приходом положительного перепада синхросигнала в регистры 7.т будут записаны соответственно а (1)И , а (1)И, аф(1)И , а (1)И , Во второй регистр 12 запишется значение а (1).Второй такт. На выходе 3 установ-. лено значение аф(2) . Результаты на выходах умножителей 6.1, 6.2, 6.3, 6.4 соответственно равны ап(2)И, аф(2)И , а (2)И , а (2)И . Результаты на выходах сумматоров 8., 8.2,8,3, 8 .4 соответственно рави а(1)Ы ++ а" (2)Ы ь, а(1) Ы+ аф(2)Ы 1,аф(1)Ы" + а(2)Ч, а(1)Ы+ аф(2)ЧСодержимым второго регистра 12 станет 10значение а (1) + а (2). Первый регистр 10 содержимого не изменяет.Третий такт. На выходе 8 установлено значение а (4) . Результаты навь 1 ходах умножителей 6.1, 6.2, 6,3,6,4 соответственно равны...

Номер патента: 1589289

Опубликовано: 30.08.1990

Авторы: Гнилицкий, Каневский, Клименко, Корчев, Поваренко, Ярцун

МПК: G06F 17/14

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...записывается значениеУ(1,2) 1 И 8.4; на выходе регистра18.2.1 - значение У(2,1) + И 8.-9; на 50. выходе умножитепя 19.2.1 в значение У(2,1) И 8,11; на выходе сумматора212.1 - значение У(2,1)Ф И 8.11 ++ У(1,)И 8.4; на выходе регистра18,1.3 - значение У(1,3) Ф Ч 8.-4; навыходе умирителя 19, 1. 3 - значениеУ (1,3) + И 8. 4 на выходе сумматора.21.1. Э - значение У(1,3) 7. И 8,4 на 55 18,2.1 - значение 7(2,1)И 8.9; навыходе умножителя 19.2.1 - значение7(2,1)% И 8,4; на выходе сумматора 5 21.2,1 - значение У(2,1)% И 8,4 ++ У(1,1) %И 8.4.Шестнадцатый такт, На выходе АЦП1.1 " значение Х (3,1); на выходеАЦП 1.2 - значение Х (3,2); на выходе АЦП 1.3 - .значение Х 7(3,3);в регистр 93.1 - записывается значениеУ(4,1) = Х(4,3) мИЗ,О+Х(4,2) ь ИЗ.О...

Номер патента: 1594561

Опубликовано: 23.09.1990

Автор: Исмагилов

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, хаару, цифровых

...2.4, 2.5 включеныв первое положение и через коммутатор 2,5 на выход 8 устройства поступают остальные (0-1) коэффициентовХаара с выхода второго блока 7 сдвига и т.д.5 15На этом (2 "-1)-м такте на вход занесения в регистры второго блока 7 сдвига подается стробирующий сигнал с выхода 12 блока 9 синхронизации и тактовым импульсом информация на входах параллельного занесения регистров сдвига записывается в них.Поясним работу устройства анализом расположения коэффициентов Хаара в регистрах сдвига первого и второго блоков при Ю 16. Содержимое регистров сдвига к началу 7-го и 8-го тактов некоторого д-го цикла преобразования приведено в таблице.В 7-м такте на входы занесения в регистры второго блока 7 сдвига подается разрешающий...

Номер патента: 1594562

Опубликовано: 23.09.1990

Авторы: Мельник, Яцимирский

МПК: G06F 17/14

Метки: быстрого, вещественных, последовательностей, преобразования, процессор, хартли-фурье

...счетчика 25, вычитая из его содержимого единицу, проходит через элемент ИЛИ-НЕ 24 и записывает в счетчик 25 из блока 21 постоянной памяти код, равный количеству выполняемых ,на втором этапе тактов, а также устанавливает триггер 27 в состояние Н 1 иСигнал с выхода триггера 27 переключает коммутаторы 6 и 7, пропуская на их выходы информацию с коммутаторов 10 и 11.На втором этапе (фиг.2) на сумматоре 22 и вычитателе 23 выполняются базовые операции алгоритма БПХФ первого вида с тактом Т,. Данные считываются из блоков 13 и 14, записываются в регистры 15 и 16, .а после выполнения операций по тем же адресам результаты снова записываются в блоки 13 и 14, Таким образом производится обработка и на третьем этапе.1На четвертом этаге на...

Номер патента: 1594563

Опубликовано: 23.09.1990

Авторы: Борисиков, Чистяков, Шомников

МПК: G06F 17/14

Метки: ортогонального, преобразования

...устройства, В .25;регистре 11 сдвига сигнал задерживается на один такт, в регистрах 1, 1.,сдвига - на два такта, в регистрах1 -1 сдвига - на четыре такта и,первом положении, то устройство выполняет ортогональное преобразование по Уолшу. Если коммутаторы включены во второе положение, то устройство выполняет ортогональное преоб,разование в базисе функций Велти.Во всех остальных случаях устройство,руют коммутаторы Зэв первом положении, а коммутаторы 3 р 3 - во втором положении. Тогда в 2" -м тактена выходах устройства одновременноформируются 2 коэффициентов преобразования последовательности 1 Х 1:=Х р ХрьХ+Х, - Х;+ Х+ Хф+ Хк- Х,+ Х,+ Хр гп Устройство ортогонального преобразования, содержащее 2"-1 сумматороввычитателей (2" - число...

Номер патента: 1603398

Опубликовано: 30.10.1990

Автор: Курилко

МПК: G06F 17/14, G06G 7/19

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...Уолша-Адамара: У 1 =Х +Х12 =. Х, - ХРезультат сложения 11 поступаетна вход блока 15 регистров сдвига, арезультат вычитания У 2 - на вход блока 16 регистров сдвига, Пара отсчетов оказывается одновременно на входах сумматора 11 и вычитателя 12 благодаря задержке на один такт в регистре 10 под действием управляющегосигнала 22, Результаты У 1 и У 2 записываются в блоки 15 и 16 регистровсдвига под действием управляющегосигнала 21 каждый второй такт работыустройства,По окончании первой (или нечетной)итерации источником данных для сумматора 11 и вычитателя 12 служат блоки15 и 16 регистров сдвига, а результаты записываются в блоки 13 (сумма У 1)и 14 (разность У 2) регистров сдвига.По окончании последней итерации с номером и (И=2 ) результат...

Номер патента: 1605254

Опубликовано: 07.11.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: адамара, быстрого, выполнения, преобразования, уолша

...регистры 3 и 11 значений отсчетов, сигнала из следующей выборки.Блок 8 синхронизации работает следующим образом, Запуск блока 8 синхронизации производится потенциалом логического "0", который подается на вход 12 блока 8 синхронизации и запускает формирователь 15 импульсов. При этом на выходе формирователя 15 импульсов формируется отрицательный импульс сигнала управления 1 (фиг.5). По приходу тактовых импульсов Е, (фиг,5) на счетный вход 10 счетчика 14 на выходе 1 первого (младшего) разряда его формируется сигнал управления 2 (фиг,5), а на( выходе (и)-го разряда счетчика 14 формируется сигнал Ткоторый посту. пает на первый вход формирователя 15 импульсов и на счетные входы счетчиков 16 и 19, По приходу сигнала Т на выходе формирователя...

Номер патента: 1605255

Опубликовано: 07.11.1990

Авторы: Иваненко, Лысенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сумматор 9, регистр 1 О адреса, группа регистров 11, вход 12 сопровождения данных устройства, выход 13 устройства, входы 14,1-14,Ь постоянного коэффициента устройстваУстройство предназначено для формирования адресов процессора, реализующего алгоритм Винограда преобразования Фурье (АВПФ). Алгоритм Винограда основан на представленииматрицы 11Г 11 - точечного диск"Ю:еретного преобразования Фурье (1 ШФ),где 11 Е - взаимно простые числа, ввиде прямого произведения матриц11 - точечных ДПФ61,1: 1,111,1,Я,111,и сведении вычисления 11 Е - точечныхДПФ к вычислению круговых сверток сиспользованием арифметики в кольцеполиномо.з. Короткие 11 Е - точечныепоследовательности вычисляются по алгоритму Рейдера, позволяющему существенно...

Номер патента: 1605256

Опубликовано: 07.11.1990

Авторы: Корчев, Поваренко, Черная

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...и одинаково согласно алгоритму работы предыдущих блоков 4 и 5 памяти в режиме записи. В первый подблок запишутся последовательно выходные отсчеты - нулевой и второй, во второй подблок - четвертый и шестой, в третий подблок - первый и третий, в четвертый - пятый и седьмой. По окончании записи результата в блок 13 памяти устройство начинает вычисление БПФ нового массива и разделение спектров исходных действительных массивов. Блок 13 памяти переключается в режим считывания. Временная диаграмма работы блоков 13 и 15 в режиме выдачи результатов приведена на фиг.б, Все управляющие сигналы формируются блоком 12. На одном из адресных входов блока 13 памяти прямая последовательность адресов, на другом адресном входе - инверсная...

Номер патента: 1606977

Опубликовано: 15.11.1990

Автор: Гагарин

МПК: G06F 17/14, G06G 7/19

Метки: быстрых, выполнения, ортогональных, преобразований

...при переходе от унарных к бинарным операциям над операндами конвейерный принцип их обработки не нарушается,Формула изобретения Устройство для выполнения быстрых ортогональных преобразований, содержащее первы," блок памяти, первый блок постоянной памяти, сумматор-вычитатель, два коммутатора, четыре регистра счетчик и генератор тактовых импульсов, выход которого подключен к счетному входу счетчика, информационный вьход которого подключен к первому адресному входу первого блока постоянной памяти, выход которого подключен к информационному входу первого регистра, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональьых возможностей за счет выполнения одномерных и двумерных преобразований Фурье и Хартли и дискретного косинусногс...

Номер патента: 1608688

Опубликовано: 23.11.1990

Авторы: Кухарев, Тропченко

МПК: G06F 17/14

Метки: двумерного, дискретного, преобразования, процессор, систолический, фурье

...результатов (в этом случае Я= сопят), или симметрировать одномерный спектр путем домножения на фазовый множитель 20 вида:,2 р ехр -1 - (И) (и+1 с) - при не- Бчетном Ненр -3(нтск) - при четном М 25 На каждом следующем такте результаты обработки в операционном блоке 11 вида с() = С(е) Я(е) поступают в первый регистр 16 группы 15 и на 30 вход группы 13. На другой вход одновременно поступают с входа 12 весовые (поворачивающие) множители вида 1 где 1 - номер строки коэффициентов 1 одномерного ДПФ матрицы Х 1."При этом группа 13 и группа 15 сдвиговых регистров повторяют описай- ный выше процесс вычислений с той лишь разницей, что накопление частичных сумм в дополнительном операцион ном блоке 11 и в операционных блоках 14 осуществляется...

Номер патента: 1608689

Опубликовано: 23.11.1990

Авторы: Кухарев, Павловский, Тропченко

МПК: G06F 17/14, G06F 19/00

Метки: вычисления, полиномиальных, процессор, систолический, функций

...вычетов по модулю Р ф Рйф Ръ производится В соответствии с принципами табличной арифметики посредством обрацения к секциями 20-22 трехсекционного ПЗУ 19.В каждой с(с С 1 3) секпии данногоПЗУ хранятся остатки от деления (вычеты) всех возможных произведенийувход пх по модузгю Р. Аналогичныефункции выполняет трехсекционное ПЗУ1608689 26, только в каждой 1 с-й секции которого записаны остатки от деления(вычеты) всех возможных сумм видас( (У 1 ох Ы ьх ) тос 1 Р я + х ) шос 1 Р.Через (И) такт с начала второго этапа будут сформированы результаты у Ььх у Юьи уЗ в Х на вь37-39 соответственно последнего операционного блока 5. С указанных выходов результаты поступают на выходсистолической матрицы 4 и далее навходы 47-49 блока 6 восстановления.В...

Номер патента: 1615740

Опубликовано: 23.12.1990

Авторы: Бочков, Козлюк

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, базисе, ортогональном, спектра

...с выражением (5) который записывается в четвертый регистр 36 умножителя по положительному перепаду +1-го тактового импульса и поступит на выход 29 умножителя. результате на выходе первого дешифратора 14 формируется сигнал высокого1уровня, а на выходе второго дешифра-тора 15 появляется сигнал низкого уровня, который инвертируется на выходеэлемента НЕ 16 и поступает на входпервого элемента И 9, разрешая прохождение сигнала, поступающего с входа первого элемента И 9,на выход, Тогда на, выходе первого элемента И 9 появится сигнал уровня "Лог. 1", которыйпоступает на Я-вход первого К-Я-триггера 17 и переводит его выход в высокое состояние (фиг. Зб). Это позволитна М+1-м такте работы устройства осуществить вычисление первого...

Номер патента: 1615741

Опубликовано: 23.12.1990

Авторы: Кухарев, Тропченко

МПК: G06F 15/00, G06F 17/14

Метки: дискретного, преобразования, процессор, систолический, фурье

...из регистра в регистр данного второго Яла35, с выхода последнего регистра"36данного узла поступают на первый выход 3 блока 8, а дальше на,третийвход 19,соответствующего блока 5 сис.1 ятолической матрицы 4 (при 1 ) 2) илина третий вход 19 блока 2 (при 1=1).В течение следующих М тактов работты процессора в блоке 2 нли в блоке5 с номером (1-1)(У 1 Е 2, М) систолической матрицы 4 формируются окончательные результаты в соответствии свыражениями (1) и (2). Каждый результат Споступает при этом уже в первую секцию узла 34 соответствующего1 блока 8, таккак на (М)М-м тактеработы вторым дешифратором 52 счетчи.ка 50 Формируются управляющие сигналы у = 0 и у = 1, которые сохраняются до такта 1 = ММ с начала обработки данных х; в...

Номер патента: 1615742

Опубликовано: 23.12.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...14 выводятся навыход коммутатора 10. При этом последний коэффициент х(Х) преобразования выводится на выход коммутатора 10 на (и+4) И/2-м такте, Коммутатор 10 унравляется сигналом "4" (фиг, 5) с выхода блока 11. Одновременно со считыванием коэффициентов преобразования происходит занесение через коммутаторы 1 и 2 в регистры 3 и 12 сдвига значений отсчетов входного сигнала из следующей выборки. Во время считывания коэффициентов преобразования коммутатор 1 подключается к информационному входу 15 устройства.Блок 11 на выходах Формирует управляющие сигналы у) уо (Фиг. 5), которые описываются с помощью логических Функций следующими уравнениями:у - сигнал с первого выхода формирователя 20 импульсов;у, (у,г)У(у,В г., );Уз" (6,у,3 г)Ч(Р Ду,3 г...

Номер патента: 1617446

Опубликовано: 30.12.1990

Авторы: Гагарин, Козлов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, уолша

...где У10 5055 5161Разрядом я 5 микрокоманды осуществляется управление триггером 14 так, что с его выхода подается сигналзапрета счета на управляющий вход счетчика 13.По завершении последней итерации быстрого алгоритма порядок работы устройства повторяется, Временная диаграмма (фиг.2) отражает цикл обработки одной итерации быстрого алгоритма с постоянной структуройНа временной диаграмме значения выходов я, д, я 7 регистра 4 приведены в десятичных, а значения выходов К, 8 - в 16-ричных кодах со следующим условно принятым размещением двоичных сигналов; 5 1 О 15 20 25 30 35 40 45 1 82 Ая.ф А 1 фАофгде А - адресные двоичные разряды,а 3 = 4 Т 1. ЗП 1. 4 Т, ЗП . где ЗП, 4 Т - двоичные сигналы управления запись и чтение,8+ 9 ф ю ф н ф 1...

Номер патента: 1661790

Опубликовано: 07.07.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/14

Метки: вычисления, двухмерного, преобразования, фурье

...значение У 2(О)=Х 2 з, На пер(о)вом такте на вход 274 подается элемент . Х 21, в процессорном элементе 3023 на выходе сумматора 54 формируется значение У ) (О) = У ) (О) в)ч 2,о + Х 21, На втором такте на вход 275 подается элемент Х 2 о, процессорный элемент 301 з на выходе сумматора 54 формирует значение Утт) 10) = Ут) 10)оэчэ,о 4 хэоНа третьем такте на выходе сумматора 40 процессорного элемента 29 зз формируется значение У об = 0 вм,о + У (О), На12) четвертом такте на выходе сумматора 40 процессорного элемента 29 з 2 формируется эначениеУЦ =(ф оэгго ч. У0, на пятом такте на выходе сумматора 40 процессорного элемента 29 з 2 формируется значение Усо=уэ 1 =Уц гонг,о+УЯ) 10), которое подается на выход 31 з.Аналогично вычислению...

Номер патента: 1661791

Опубликовано: 07.07.1991

Авторы: Кухарев, Левашенко, Шмерко, Янушкевич

МПК: G06F 17/14

Метки: булевых, дифференциальных, решения, уравнений

...элементов И 14 к низкий логический уровень сигнала передается на входы элемента ИЛИ 17. Свыхода элемента ИЛИ 17 низкий логическийуровень сигнала передается на второй входсумматора 13 по модулю два, на первый15 вход которого поступает сигнал логическогоО . В этот момент времени 10 по сигналусдвига в регистрах 15 к выполняется сдвигсодержимого на один разряд влево (в сторону старших разрядов), По сигналу, поступающему на вход записи/считываниярегистров 15 к через 0,5 такта осуществляется запись этого содержимого в регистры 15 к(в первый регистр записывается результатсуммирования по модулю двэ - логический"0", который поступаеттакже на второй входэлемента ИЛИ 16). В результате на выходеэлемента ИЛИ 16 формируется результат(логический...

Номер патента: 1665377

Опубликовано: 23.07.1991

Авторы: Агафонов, Геворков, Криман

МПК: G06F 17/14

Метки: вычисления, обобщенности, спектра

...18 непроходит на третий выход блока 13 (фиг, 5 б)вследствие появления единичного сигнала45 на выходе элемента И 21 при состоянии "р"счетчика 19. Единичный сигнал на выходеэлемента И 21 запирает элемент И 24 иотпирает элемент И 23, вследствие чего появляется импульс на втором выходе блока50 13 (фиг, 5 в), который записывает код свыходов сумматора 12 в регистр 10.Код а) на выходе сумматора 12 образуется следующим образом. Блок 11 оперативной памяти работает в течение р55 тактов умножения в режиме чтения а)==к + а - 1 при наличии единичного сигнала на втором выходе блока 13, где а 1 - 1 -содержимое )-й ячейки блока 11, ) - адресячейки, т.е. код на выходе счетчика 9Записав своим передним фронтом кода 1 в регистр 10, сигнал с второго...

Номер патента: 1665385

Опубликовано: 23.07.1991

Авторы: Вариченко, Кодров, Устрехов

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье-галуа

...приводит к появлению на инфор-.мационном выходе 31 устройства последнего коэффициента Х(0) ППФ Г первой входной последовательности.2 Р-й тактовый импульс приводит к записи Р-го отсчета х(Р - 1) следующей входной последовательности и началу вычисления коэффициентов ППФГ, которое производится аналогично.Вычисление ППФГ может продолжаться в реальном времени, так как коммутатор 10 не переключается, заблокированный че ся первым триггером 18 (лог, "1" на прямом выходе). Данные с выходов первой группы из Р-регистров 11.111.Р через коммутаторы 17.117.Р и умножители 19,119,Р 15 на коэффициент поступают на О-входыгруппы из Р регистров 15 115.Р, Р-й импульс выхода элемента 7 задержки записывает во вторую группу из Р регистров 15.1, 15.Р данные с их...

Номер патента: 1667101

Опубликовано: 30.07.1991

Авторы: Магрупов, Поваренкин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...счетчиков соответственно 45, 46 и 43сигналов с их выходов переноса и с входаблока 3 управления. Таким образом, в дан45 совместно с сигналами с информационноговыхода счетчика 44 используются для управ-.ления формирователем 5 (фиг,1),Арифметический блок 1 обеспечивает вычисление коэффициентов Фурье по базовым формулам алгоритма БПФ: 50 ЯеА = ЯеА+ (ЯеВ- ЯеЯ - пВ-пдй),(1) пА= вА+(ЯеВ пдЯ+ п ВЯеВ),(2) ЯеВ = ЯеА;- (ЯеВ,- ЯеИ/ - ЬВ-дВ),(3) пВ = ЬА- - (ЯеВ 1- пдЯ+ ЬВ- ЯеЧ/,(4)55 ной реализации блока 3 внешнее управляющее устройство имеет возможность установить все счетчики блока 3 в исходноесостояние, подав сигнал логической "1" науправляющий вход процессора, т,е. на вход 5блока 3 управления.Сигналы с выходов 501 и 502 регистра...

Номер патента: 1667102

Опубликовано: 30.07.1991

Автор: Каратаев

МПК: G06F 17/14

Метки: вычисления, сигналов, спектра

...10, записывается в блок 11 памяти и подается с его выхода через открытый первый ключ 13 на второй вход сумматора 10. чтобы в результате повторения Ч подобных одинаковых операций обеспечить алгоритм суммирования (накопления) текущей входной информации сумматора 10 с суммой предыдущей текущей информации, поступающей на второй вход сумматора 10.Для обеспечения синхронной работы сумматора 10 и первого блока 11 памяти производится одновременное открывание первого 13 и четвертого 16 ключей и синхронный счет адресов в первом счетчике 17 адресов на интервалах действия команд записи, считывания и запоминания (диаграмма 48) для первого блока 11 памяти.Вычисленная таким образом сумма по выражению (1) переписывается из первого блока 11 памяти во...

Номер патента: 1667103

Опубликовано: 30.07.1991

Авторы: Агаян, Галантерян, Геворкян, Мелкумян

МПК: G06F 17/14, G06F 19/00

Метки: параллельный, процессор, хаара

...блока 6 синхронизации, запоминая информацию на один такт работы сумматоров-вычитателей. На первом такте при поступлении на синхронизирующие входы 10 коммутаторов 20 - 2 з сигнала от делителя 8 частоты блока 6 синхронизации они устанавливаются в первое состояние и подключают к входам сумматоров-вычитателей 30 - Зз 1 О-Й группы первые восемь информационных входа процессора: Хсих 1 - 30 Х 2 иХЗ - ъ 31,Х 4 и Х 5 -32,Х 6 и Х 7 -Зз.ВычисляютсЯ суммы (ХО + Х 1), (Х 2 + Хз), (Х 4+ Х 5) (Х 6+ Хт) и разности (Хо-Х 1), (Х 2 - Хз), (Х 4-Х 5), (Х 6-Х 7), Суммы поступают на блоки 40, 42, 44, 46 задержки и запоминаются в них, а разности- на блоки 41,4 з,45,47. На втором такте по сигналу от блока синхронизации коммутаторы 20-2 з устанавливаются во...