G06F 17/14 — преобразования Фурье, Уолша или аналогичные преобразования

Номер патента: 1092517

Опубликовано: 15.05.1984

Авторы: Каневский, Краснощеков, Куц, Сергиенко

МПК: G06F 17/14

Метки: программируемый, процессор, сигналов, спектральной

...входом блока умножения, блок управления, состоящий 1 О из узла адресации и узла памяти микропрограмм, информационный выход которого соединен со входом следующего адреса узла адресации, вход признака которого является входом признака 15 блока управления, выход узла адресации соединен с адресным входом узла памяти микропрограмм, выходы группы разрядов. которого соединены с управляющими входами соответственно перво-о го арифметического блока, регистров первой группы и блока умножения, содержит сдвигатель, первый и второй буферные регистры, второй арифметический блок, вторую группу регистРов, 5 блок памяти программ и блок адресации, выход которого соединен с адресным входом блока памяти программ, информационный выход которого...

Номер патента: 1092518

Опубликовано: 15.05.1984

Авторы: Козько, Моргулев, Павлов, Фин

МПК: G01R 23/16, G06F 17/14

Метки: спектроанализатор, цифровой

...которого соединен с управляющим входом аналого-цифрового преобразователя, информационный вход которого является информационным входом спектроанализатора, второй выход распределителя импульсов подключен ко в:;оду первого дешифратора адреса, выход которого подключен к адресному входу первого блока памяти, третий выход распределителя импульсов соединен с тактовым входом устройства для вычисления бы- ЗО строго преобразования Фурье, четвертый выход распределителя импульсов соединен со входом второго дешифратора адреса, выход которого подключен к адресным входам первого и вто рого блоков буферной памяти, пятый выход распределителя импульсов соеди. нен с тактовыми входами первого и второго квадраторов, шестой и седьмой выходы распределителя...

Номер патента: 1095188

Опубликовано: 30.05.1984

Авторы: Каневский, Куц, Некрасов, Сергиенко, Чупраков

МПК: G06F 17/14

Метки: вычисления, скользящего, спектра

...блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит первый и второй мультиплексоры, первый и второй счетчики, счетчик адреса записи, счетчик адреса считывания, первый, второй и третий элементы НЕ, 85-триггер, счетчик итераций, сумматор, первый и второй элеО менты И, дешифратор, элемент ИЛИ и генератор импульсов, выход которого подключен к первому входу первого элемента И и счетному входу первого счетчика, выход переполнения которо го соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания, 5-входу Рб -триггера и первому входу 20 элемента ИЛИ, выход которого соединен с управляющим входом...

Номер патента: 1096655

Опубликовано: 07.06.1984

Авторы: Билинский, Медниекс, Микельсон

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...позволяет на первом этапе работы определить значения промежуточных коэффициентов в базисе прямоугольных периодических функций, принимающих только значения + 1 и - 1. Вычисления промежуточных коэффициентов для четных прямоугольных периодических функ. ций производятся в блоках первой группы 9, для нечетных - в блоках второй группы 9. Обработка данных в блоках обеихгрупп 9 производится идентично.На втором этапе накопленные значения промежуточных коэффициентов с регистров 12 выводятся на арифметические блоки 13, где производится пересчет оценок промежуточных коэффи циентов в коэффициенты Фурье, Одновременно производится этап накопления новых значений промежуточных коэффициентов в регистрах 12.Исследуемый непрерывный сигнал поступает на...

Номер патента: 1098004

Опубликовано: 15.06.1984

Авторы: Гулида, Шилин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...сбрсся ; етОрым Бхо ДЯМ ПЯТОГО И ШЕСТОГО СУММЯТОНен т зо)рпте 5 - р г .г -Ттт 1 ЯПт"Х т; -,пГГтг г - ,: тт Ту"же 51 исходного )ясеББ длины.:, .а.ЗЗБЕШЬБЯтт) ГНКИЮ ОТНЯ 1 р3 ТМ )"Е И 5 1 а СТ :. я 1) 1 З:. Т:и Е ИСттт)Ят)=т;:; СОСТ БТТТЮХ, ЛОВЫВяется эф)е;т" и 13 остт ОбОБъ.:",сил Г,.т. - .,Х СТ:ЯС., и С. О,0,ОЛО у щ тп . "Гнт;;тГ,1-.,)0 итес.х сомах близкой час" ПОСГЯВЛЕНЯЯ ЦЕЛЬ ПОС;ИГЯЕтся Ге , .) тус ройт БО для вьч:с,:е и 5коэффициентов фур ет содержащееблоки с. ия действителс,ной и мн)мой ясте: 101 ог и зторого Операндов,)ЛОК УтЯБ:ИЯ СТТБГЯЬ)И "ТЬ)ЕЬХСТДЬХ РЕТ,.ТСГ).:, ПРИ:Е 1 ИфОРЬЯ 15 СН,Е тОп с ;яООБ "дв Я ПЕйет 1 ИГЕЛЬ;ОЦ Т" тП,КО Чт ТЕ ПЕРБОГОВтОр ОГО Оет)я тдов явл 5 ются т)" дати)УСТОО)С ГВЯ а 1 Х БЬ)СОТ;ЗЬ ттод;ЛЮЧЕНЫ...

Номер патента: 1098005

Опубликовано: 15.06.1984

Авторы: Агаян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...десять содержитвосемнадцать последовательно соединенных элементов задержки первойгруппы, элемент задержки второй группы, четыэе коммутатора, три арифметических узла и сумматор, причемвход первого элемента задержки первой группы является информацион 10 ным входом блока, вход и выходпервого элемента задержки первойгруппы, а также выходы второго,третьего, пятого, шестого, седьмоговосьмого, десятого, одиннадцатого,двенадцатого, тринадцатого, пятнадцатого, шестнадцатого, семнадцатогои восемнадцатого элементов задержкипервой группы подключены к информационным входам первого коммутатора,выход которого подключен ко входупервого арифметического узла, выходкоторого подключен к первому информационному входу второго коммутатораи через элемент...

Номер патента: 1101835

Опубликовано: 07.07.1984

Авторы: Каневский, Котов, Куц, Лозинский, Некрасов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, фурье

...13 управления, Сумматор 7 представляет собой сумматор-вычитатель, который имеет входуправления выполняемой операцией,Непосредственное объединение выходов регистров результатов допустимо, если в качестве этих регистровиспользовать регистры с тремя состояниями на выходе.Блок 13 управления (Фиг, 3) содержит генератор 19 синхроимпульсов, выход которого подключен ксчетному входу трехразрядного счетчика 20 тактов.Первый (младший) и второй выходысчетчика 20 соединены с соответствующими входами дешифратора 21, крометого, первый, второй и третий выходы счетчика 20 подключены к соответствующим входам микропрограммногоблока 22 памятиВторой и четвертый выходы дешифратора 21 соединены с двумя входами элемента ИЛИ 23, выход которогоявляется...

Номер патента: 1101836

Опубликовано: 07.07.1984

Авторы: Каневский, Котов, Куц, Лозинский, Некрасов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...может быть реализован, например, как показано на фиг. 2. Он содержит генератор 12 синхроимпульсов, счетчик 13 тактов, блок 14 памяти, элемент И 15, элемент НЕ 16, причем зыход генератора 12 подключен к счетчному входу четырехразрядного счетчика 13 тактов, выходы соединены с соответствующими входами микропрограммного блока 14 памяти. Кроме того, выход первого (младшего) разряда счетчика 13 тактов является выходом 17 блока управления и соединен с входом приема регистра 5 слагаемых, выход второго разряда счетчика 13 тактов соединен с входом элемента НЕ 16, выход которого соединен с первым входом элемента И 15. Выходы третьего и четвертого разрядов счетчика 13 тактов соединены соответственно с вторым и третьим входами элемента И 15,...

Номер патента: 1104526

Опубликовано: 23.07.1984

Авторы: Гринчук, Коркмазский, Шарафан

МПК: G06F 17/14, G06F 9/34

Метки: адресов, блок, быстрое, преобразование, реализующего, уолша, устройства, формирования

...объединение соответствующих сигналов группы элементов И 4 и формирование на своих выходах разрядов с 2-го по(и - 1) -й адреса первого операнда, При этом младшим и старшим разрядом адреса первого операнда являются выходные сигналы первого и последнего элементов группы элементов И 4.Группа элементов ИЛИ 6 осуществляет объединение входных информационных сигналов блока, представляющих собой позиционный код номера итерации и соответствующих разрядов адреса первого операнда,и формирует на своих выходах адрес второго операнда. Мальтиплексор 7 представляет собой цифровой четырехканальный мульиплексор и осуществляет выдачу на информационный выход 8 блока одного иэ четырех и+2) -разрядных адресов: адреса входных данных, адреса первого...

Номер патента: 1104527

Опубликовано: 23.07.1984

Авторы: Кокаев, Смолов, Тарасов, Темирханов

МПК: G06F 17/14

Метки: ортогонального, преобразования, уолшу

...соединены с выходом переполнениярегистра 7 сдвига, с вторым входомтриггера 12 и с управляющим входомкоммутатора 6 тактовых импульсов,тактовый вход которого являетсятактовым входом устройства и соединенс первым входом триггера 12. Выходырегистров 2 соединены с информационными входами соответствующих преобра"зователей 3 прямого двоичного кодав обратный, выходы которых соединеныс входами суммирующего блока 4, вь 1 ход которого соединен с. входом первого сумматора 5 с ускоренным рвспространением переносов, выкод которогоявляется первым выходом устройстваи соединен с входом буферного регистра 10 и с первым входом второго сумматора 9 с ускоренным распространением переносов. Управляющие входы преобразователей 3 прямого двоичного...

Номер патента: 1104528

Опубликовано: 23.07.1984

Автор: Мелкумян

МПК: G06F 17/14

Метки: выполнения, обратного, преобразования, хаара

...и четвертого коммутаторов, четвертый выход блока синхронизации подключен к управляющим входам второго и третьего коммутаторов. На фиг, 1 представлена схема устройства для Я = 2 = 16; на фиг, 235 Переключатель 14 с поступлением на синхронизирующий вход 10 тактовой 55 частоты от блока синхронизации последовательно подключает к своему выходу поочередно каждый из шестнадцати ин 3 1104граф последовательности вычисленияобратного преобразования Хаара для. Н = 16; на фиг. 3 и 4 - временные диаграммы работы и функциональные схемы коммутаторов соответственно.Устройство (фиг. 1) содержит информационный вход 1, сумматор - вычитатель 2, имеющий два входа 3 и3 и два выхода суммы 4 и разности4, коммутаторы 5,-5, элемент задержки 6, группы элементов...

Номер патента: 1107132

Опубликовано: 07.08.1984

Авторы: Кухарев, Новоселов, Черепов

МПК: G06F 17/14

Метки: быстрого, преобразования, трехточечного, фурье

...устройства связан с первым входом первого сумматора, выход которого соединен с нулевым выходом устройства и первым входом второго Сумматора, а первый и второй входы устройства связаны соответственно с первым и вторым входами первого блока двухточечного ДПФ, первый выход которого связан с вторым входом первого сумматора и первым входом первого умножителя, выход которого соединен с вторым входом второго блока двухточечного ДПФ., первый вход которого соединен с выходом вто" рого сумматора, причем первым и вторым входами устройства являются первый и второй выходы второго блока двухточечного ДПФ, а на вторые входы первого и второго умножителей поступают соответственно константы -1,5,-3 . Г 23.Недостатками известного устройства являются...

Номер патента: 1107133

Опубликовано: 07.08.1984

Авторы: Брандис, Козлов, Поляков

МПК: G06F 17/14

Метки: вычисления, коэффициентов, преобразования, уолшу-адамару

...ъ-й (ъ=1,К) группы соответственно соединены с входами сумматоров-й подгруппы (ъ+1)-й группы, выходы переноса сумматоров-й подгруппы ъ-й группы соответственно соединены с входами сумматоров Ю-й (Ф=ф,) ЬЧ е И) подгруппы (ъ+ +1)"й группы, входы сумматоров первой группы ъ-го (ъ=1,2" ) преобразователя мйогорядного кода в двухрядный объединены с информационным выходом ъ-го регистра коррекции и является 1-м информационным входом устройства,1107информационные выходы сумматоров К-йгруппы Ъ-го (1.=1,2") преобразователямногорядного кода в двухрядный соответственно соединены с входами ъ-гопереключателя, первый выход которого 5соединен с входом Х,-го сумматора, выход которого соединен с первым входом ь-го элемента ИЛИ группы, выходкоторого...

Номер патента: 1107134

Опубликовано: 07.08.1984

Авторы: Максимов, Свиньин

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...группа элементов ИЛИ, группа элементов ИЛИ-НЕ, первая и вторая группы элементов 1,причем тч старших разрядов информаци 45оннЬго выхода т,-го (ъ=1,2) регистра соединены соответственно с входами ,-га элемента ИЛИ группы,-ыйвход К-го К;-4 иэлемента И пер - )вой группы подключен к выходу К -го(ц таково, что в двоичном коде ц50находится у единицы) элемента ИЛИгруппы,-ый вход к-го элемента ИЛИ-НЕгруппы подключен к выходу ц -го (Ктаково, что в двоичном коде К дальше, чем у единицы) элемента ИЛИ груп55пы, первый и второй входы К -го элемента И второй группы подключены соответственно к выходам К -го элемента И первой группы и К-го элемента ИЛИ-НЕ. группь 1, выходы элементов И второй группы и выход-го ( таково, что двоичный номерсостоит из всех...

Номер патента: 1108461

Опубликовано: 15.08.1984

Автор: Матевосян

МПК: G06F 17/14

Метки: базисам, подобным, разложения, сигналов, уолшо, цифровых

...14 через сдвиго вый регистр 15 и выход 16 коммутатора 16 подключен к информационному входу 14 сумматора-вычитателя 14.Выход 162 коммутатора 16 подключен к выходу арифметического узла 6, Выход 17 узла памяти 17 на сдвиговых регистрах подключен к входу 17 узла памяти 17 и управляющему входу 14 сумматора-вычитателя 14. Управляющий вход 17 узла памяти 17 и "управляющий вход 16 коммутатора 16 подключены соответственно к первому и второму управляющим входам 1 О и 11 арифметического узла 6. Все остальные арифметические узлы 6., 0 б . вычислительного блока 2 иденпЧтичны арифметическому узлу 6 и отличаются друг от друга только содержимым узла памяти 17 каждого узла. Узел памяти 1.7 в-й функциональной 35 ячейке =1,2. 2 п 1 предназначендля...

Номер патента: 1109760

Опубликовано: 23.08.1984

Авторы: Карташевич, Шестаков

МПК: G01R 23/00, G06F 17/14

Метки: анализа, относительным, постоянным, разрешением, спектрального

...с устаноВочным ВхОдОм шестого счет чика и соединен с выходом окончания вычислений второго арифметического блока, выход генератора тактовых импульсов объединен с выходом элемента И, выходом триггера и подключен к входу синхронизации процессора быстрого преобразования Фурье, при,чем узел формирования управляющихимпульсов содержит два элемента И,элемент НЕ, элемент ИЛИ, две диффе ренцирующие цепочки, формирователь 1импульсов и триггер, выход которогосоединен с первым входом формировате. ля импульсов и установочным входомчетвертого счетчика, второй входформирователя импульсов соединенс первым выходом второго узла сравнения, первый выход формирователяимпульсов - с первым входом первогоэлемента И, выход которого объединенс...

Номер патента: 1111173

Опубликовано: 30.08.1984

Авторы: Карташевич, Николаевский, Ходосевич

МПК: G06F 17/14, G06F 9/00

Метки: быстрого, преобразования, процессора, фурье

...двух операндов. За это время устройство управления 4 формирует еще дваадреса для выбора двух операндов из второй части памяти 1, которые записываются во входные регистры арифметического блока 2. После обработки первой пары операндов устройство уп-равления 4 формирует коды адресов, по которым информация записывается во вторую часть памяти 1, а другая пара после обработки - на место выбранной информации из первой половины памяти. Затем снова формируются адреса для выбора информации из памяти 1. Так работает устройство на одной итерации БПФ. Как видно из графа, приведенного на фиг. 1, порядок выбора операндов на каждой итерации остается неизменным. Кроме того, номера векторов поворота для каждой итерации остаются одинаковыми для...

Номер патента: 1115060

Опубликовано: 23.09.1984

Авторы: Карташевич, Кухарев, Ходосевич

МПК: G06F 17/14

Метки: базисах, быстрых, дискретных, ортогональных, преобразований, реализации, функций

...блок (АБ) 3 выполнен аналогично известному, предназначен для выполнения элементарного преобразования вида А + В У и содержит четыре сумматора, четыре ре гистра хранения результата, два коммутатора, два входных регистра хранения действительной и мнимой частей операнды, регистр синуса и(ПП) экспоненциального коэффициента И. Коэффициент И (отдельно значение синуса и косинуса) поступает 35 в АБ 3, выполняюн 1 ий элементарноепреобразование вида А + Б У, гдеА и В - считываемые из блока 1 ОПкомплексные операнды, представляемые как значения их действительных 40 и мнимых частей.Двоичный код с параллельноговыхода регистра 10 сдвига также наступает на вход формирователя 11 уп-,равляющих сигналов, а именно 45 на вход элемента ИЛИ-НЕ (фиг....

Номер патента: 1116434

Опубликовано: 30.09.1984

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессоров, фурье

...устройства 4,( 1 = 1,28), регистры порядка (входных отсчетов) 5.1 .( 1 = 1,28),входныерегистры 6. 1 (1 = 1,28), регистры 7-17, регистры 18.0-31.Р(Р = 1,2,3,4), регистр 32, выходные регистры 33; ( л = 1,28)блоки постоянной памяти 34-37, вычитатель порядков 38, вычитатели 39.1и сумматоры 40.0 по Р-му модулю Риспользуемой непозиционной системысчисления ( 6 = 1, 2, 3, 4), е умма торпорядков 41, преобразователь 42 двоичного кода в модулярньй, умножитель 43 комплексных чисел в непозиционном коде и преобразователь 44модулярного.кода в двоичный.Индексы номеров. регистров 18 Я "31.1 и сумматоров и вычитателей39., 40.1 ( = 1,2,3,4) совпадаютс порядковыми номерами модулей,связанных с этими блоками,Разрядность регистров, номеракоторых...

Номер патента: 1116435

Опубликовано: 30.09.1984

Авторы: Агаян, Матевосян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, функциям, хаара, цифровых

...Эп является информационным выходом 10 устройства.Управляющие входы арифметических 45 узлов 11, -11 и переключателей12 -12 подключены к соответствующим выходам блока 7 .синхронизации.Тактовые входы и выходы 13 и 14 разрешения записи второй группы ре гистров 5 -5 сдвига подключены к соответствующим выходам блока 7 синхронизации.Арифметический узел 9 каждого вычислительного блока содержит сумма тор 15, имеющий Е информационных вхо- дов, и коммутатор 16, имеющий 2 Минформационных входов и Е выходов,7цпы входного вектора на оставшиеся %-1 строки матрицы А являются элементами выходного ветора 1. -го эта 1 па с номерами с К " ю+1 по К+21 И Тад 5Для вычислений на каждом 1-м этагге используются первые 1=1 .элементы входного вектора 1; остальные...

Номер патента: 1119025

Опубликовано: 15.10.1984

Авторы: Карташевич, Курлянд, Ходосевич

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, реализации, фурье, элементами

...входу блокапамяти коэффициентов, информационныйвыход коммутатора подключен к управляющим входам арифметического блокаи блока оперативной памяти.На Фиг.1 изображена структурнаясхема устройства; на Фиг,2 - Функцио,нальная схема блока управления; наФиг.З " граф процедуры шестнадцатиточечного БПФ с четырьмя ненулевымиточками, реализуемого данным устройствомУстройство для реализации БПФпоследовательности с нулевыми элементами (Фиг.1) содержит блок 1 оперативной памяти, арифметическийблок 2, блок 3 памяти коэффициентов,блок 4 управления,в -разрядный счет.025 . 6логическим потенциалам "ф и "0 ц,Выход первого разряда двоичного счетчика 1 1 подключен к первому информационному входу первого селектора и квторым информационным входам селекторов...

Номер патента: 1119026

Опубликовано: 15.10.1984

Авторы: Авраменко, Фабрикант

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, уолша

...1975, с. 65, рис. 2.6 (прототип).(54)(57) АНАЛИЗАТОР СПЕКТРА УОЛША, содержащий М-разрядный двоичный счетчик, тактовый вход которого является тактовым входом анализатора, й интег-. раторов ( М = 2 ), выход 1-го ( 1 = 1,8) интегратора является 1 в ;м информационным выходом ацалиэаторар о т л ич а ю щ и й с я тем, что, с целью упрощения анализатора, он содержит ь групп умножителей знака, по 2 р" умножителей в 1-й группе, причем выход Ъ-го ( Ь" 1,2 )- умножителя знака 1-й (1 = 1,в ") группы подключен к первому входу (21 с) д х 23 -го ( 1 =,1+1 в) умножителя знака 1-й группы и входу (2 М -1) т 2 в Я -го интегратора, выход д-го ( % 1,2 ф) тыноннтелв анана ы-д группы подключен к входу (2 К -1)-го интегратора, .первый вход умножителя знака...

Номер патента: 1119027

Опубликовано: 15.10.1984

Авторы: Карасев, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...мультиплексоров и является выходом разрешения ввода процессора, выходы разрядов третьей группы сдвигового регистра подключены к соответствующим выходам второго элемента ИЛИ, выход которого подключен к управляющему входу четвертого мультиплексора и является выходом разрешения вывода процессора, первым и вторым входами задания адреса которого являются вторые информационные входы соответственно третьего и четвертого мультиплексоровна фиг,4 - то же, блока синхрониза" ции.Процессор БПФ (фиг. 1) содержит мультиплексор 1, блоки 2 и 3 (оперативной) памяти, мультиплексор 4, арифметический блок 5, регистры 6, 7 адреса и блок 8 постоянной памяти, мультиплексоры 9 и 10, регистр 11 адреса (постоянной памяти), элементы ИЛИ 12 и 13. Формирователь 14...

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...

Номер патента: 1121677

Опубликовано: 30.10.1984

Авторы: Василевич, Коляда, Кухарчик, Ревинский, Чернявский

МПК: G06F 17/14, G06F 9/00

Метки: двухмерного, преобразования, процессора, фурье

...соединены соответственно с управляющим входом 1 -го счетчика базовых операций и счетным входом-го счетчика стадий, выход старшего разряда сдвигового регистра соединен с управляющими входами мультиплексоров первой, второй и третьей групп, входом старшего разряда регистра индикаторов режима, первым входом третьего элемента И и третьим входом второго узла анализа кодов счетчика базовых операций, счетный вход первого триггера подключен к выходу первого элемента И, первый вход которого подключен к выходу старшего разряда первого счетчика шагов, выход первого триггера подключен к входам младших разрядов сдвигового регистра, регистра индикаторов режима, первому входу второго элемен- та И и третьему входу первого узла анализа счетчика базовых...

Номер патента: 1121678

Опубликовано: 30.10.1984

Авторы: Зенцов, Чупик

МПК: G06F 17/14, G06F 9/00

Метки: вычисления, спектра, фурье

...операций умножения и сложения при вычислении нескольких коэффициентов Фурье, имеющих номеракоторые относятся к одной и той же,совокупности номеров,Сущность изобретения заключаетсяв цифровой обработке кода номеравычисляемого коэффициента Фурье,а также кодов вектора"столбца коэффициентов Уолша анализируемого дискретного вреенного процесса сцелью его преобразования в значениекоэффициента Фурье путем последовательного умножения на несколькотак называемых факторизованных матриц спектрального образования Уолша-Фурье, в которых число ненулевых элементов примерно в М меньше,чем в самой матрице спектральногопреобразования Г. Таким образом,реализуется быстрый алгоритм спектрального преобразования коэффициентовразложения временного процесса...

Номер патента: 1124324

Опубликовано: 15.11.1984

Авторы: Гармоза, Герасимов, Карташевич, Левша

МПК: G06F 17/14

Метки: быстрого, информации, многоканальной, обработке, преобразования, реализации, фурье

...входу второго коммутатора управления. На .Фиг. 1-4 приведены функционельные схемы предлагаемого устройства,блока управления, первого и второгоуправляемых коммутаторов соответственно,Устройство для реализации БПФ при ЗОмногоканальной обработке информации.(фиг. 1) содержит входной коммутатор 1 блок 2 оперативной памяти, арифметический блок 3, блок 4 постояннойпамяти, триггер 5, коммутатор 6 режима; коммутатор 7 управления, комму" тетор 8 управления, блок 9 стековойпамяти, элемент ИЛИ 10, коммутатор11, счетчик 12 стека, блок,13 сравнения кодов, блок 14 управления, счетчик 15, счетчик 16 каналов. Блок управления (фиг. 2) содержит двоичный счетчик 1.7, коммутатор 18,генератор 19 тактовых импульсов,регистр 20 сдвига, сумматор 21,...

Номер патента: 1124326

Опубликовано: 15.11.1984

Авторы: Ивашко, Шпильберг

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, базисе, ортогональном, спектра, цифровой

...и уменьшает задержку между поступлением на вход устройства отсчетов преобразуемого сигнала й появлением на выходе устройства спект 40 ральных коэф 4,нциентов.Устройство работает следующим об" , разом.Счетчик 13 осуществляет подсчет по модулю Н импульсов генератора 1245 и периодически устанавлйвается в ноль. При этом регистры 9 и 10 также устанавливаются в ноль импульсом одновибратора 16, запускаемого перепадом напряжения с, выхода элемента ИЛИ-НЕ 14, (фиг, 2, ж, и) и тем са 50 мым устройство оказывается в исходном состоянии. На вход . переноса сумматора 11 и на второй вход группы элементов 6 поступает логическая едини" . ца с выхода элемента ИЛИ-НЕ 14. С выхода генератора, 12 на тактовые вхо- ды АЦП 1, регистров 5, 9 и 10 и...

Номер патента: 1126969

Опубликовано: 30.11.1984

Авторы: Белинский, Горбатов, Грибков, Колоникин, Кузнецов, Милов, Суханов, Янышев

МПК: G01R 23/16, G06F 17/14, G10L 19/02 ...

Метки: анализатор, речевого, сигнала, спектра, цифровой

...и регистры сдвига, 55 введены два электрончых ключа, три дополнительных регистра сдвига, три дополнительных сумматора и блок автоввода, а блок оперативной памятивыполнен с тремя входами и четырьмявьгходами вход блока автоввода соединен с выходом аналого-цифровогопреобразователя, выход блока автоввода соединен с первым входом первого электронного ключа и с входомпервого регистра сдвига, выход которого соединен с первым входом второго электронного ключа, вьв.оды первого и второго ключей соединены с входами первого сумматора, вьход которого соединен с первым входом блокаоперативной памяти, с вторым вхОдомумножителя, первый вход которогосоединен с выходом четвертого сумматора, четыре выхода блока оперативной памяти соответственно...

Номер патента: 1129619

Опубликовано: 15.12.1984

Автор: Ковнацкий

МПК: G06F 17/14

Метки: преобразования, уолша, функциям

...= С Ъ(1)1, 1= 0,7, (1)где Ъ(1) - переход от двоичного кодак коду Грея с индексомНа фиг. 1 в таблице показан этотпереход, Например, для определенияномера коэффициента .Пэли, соответствующего четвертому номеру коэффициента Уолша С (4), поступают следующим образом. Десятичный номер 1 О =4преобразуют в двоичный номер 1=100.Далее его преобразуют в код ГреяЫ 1) =. 110 и, наконец, в десятичноечисло Ь(1)о = 6. Таким образом,четвертому коэдмЧициенту Уолша соответствует шестой номер коэффициента 35Пэли. За счет введенных элементов исвоеобразного соединения их с элементами известного устройства реализуется алгоритм (1). На выходеданного устройства получена последовательность коэффициентов Пэли:Ср(0), Ср(1), е ф., Ср(7).Работу...