Устройство для цифровой обработки сигналов

3 А 1 СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 57) Иэоб ехннке и ожет быт альных у ой отраб етения озможнос техпр судар енина а нивер ходько,сигнал налов. за сче СССР984.СР 3,19 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГКНТ СССР(71) Специальное конструктоиологическое бюро с огытнымизводством при Белорусскомственном университете им.В,ИБелорусский государственныйситет им. В.И,Ленина(56) Авторское свидетельствУ 1145485, кл. Н 04 3 108,Авторское свидетельствоИф 401480, кл. О 06 Р 15135 Р 5332, Н 03 Н 17/О 254) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТ.:И СИГНАЛОВ етение относится к радио- вычислительной технике и использовано в многокатройствах связи с цифроткой сигналов. Цель изобрасширение функциональных ей эа счет формирования с частотным уплотнением оставленная цель достигает того, что в состав устрой1575203 где Х(п) ства входят блок 1 памяти, коммутатор 2, умножитель 3, накапливающийсумматор 4, блок 5 постоянной памяти,счетчик 6 каналов, элемент ИЛИ 7,сумматор 8 адреса, счетчик 9 выборки, счетчик 1 О адреса, блок 11 синхроИзобретение относится к радиотехнике и вычислительной технике и может быть использовано в многоканаль- .ных устройствах связи с цифровой обработкой сигналов.Цель изобретения - расширение функциональных возможностей устройства 20путем формирования сигналов с частотным уплотнением каналов.На фиг.1 приведена структурнаясхема устройства частотного уплотнителя каналов; на фиг.2 - структурная 25схема блока синхронизации,Устройство (фиг.1) содержит блок 1памяти, коммутатор 2, умножитель 3,накапливающий сумматор 4, блок 5постоянной памяти, счетчик 6 каналов, 30элемент ИЛИ 7, сумматор 8 адреса,счетчик 9 выборки, счетчик 1 О адреса,блок 11 синхронизации, накапливающийсумматор 12, счетчик 13, сумматор 14адреса, блок 15 памяти адреса, элемент ИЛИ 16, счетчик 17 и коммутатор 18,Блок синхронизации (фиг.2) содержит элемент ИЛИ 19, триггер 20, элементы И 21-23, элемент ИЛИ 24, триггер 25, элемент ИЛИ 26, дешифратор 27шага, счетчик 28 шага, счетчик 29,формирователь 30, триггер 31, генератор 32 тактовых импульсов, элементы 45ИЛИ 33-35, элемент И 36, счетчик 37,элемент И 38, элемент ИЛИ 39, элемент И 40, элемент ИЛИ 41, элементы И 42-45, элемент ИЛИ 46, формирователь 47, элемент ИЛИ 48. 50Частотное уплотнение каналов происходит в четыре этапа.На первом этапе выборка входногосигнала умножается на демодулирующую Функцию вида 55Яи 1 р/1е где Г, - граничная частота среза; частот дискретизации. низации, накапливающий сумматор 129 счетчик 13, сумматор 14 адреса, блок 15 памяти адреса, элемент ИЛИ 16, счетчик 17 и коммутатор 18.2 ил. Затем производится БИХ-фильтрация квадратурных компонент в соответствии с выражением О; (и) = ЪО, (и) +Ь 1.1,(и - 2) ++ а 1 У;(и), 1 = 1,М,где а ,Ъ, - коэффициенты БИХ-фильтра;Я, - масштабирующий множитель;Х (и) - текущее значение выбор 1КИ вНа третьем этапе производится поьышение частоты дисретизации в Ьраз в соответствии с выражениемк/аУ (и) =Н(Ь 1+ К) Х(п - 1),= О,Ь,текущее значение выборкй;Н(Ь 1 + К) - коэффициент импульснойхарактеристики фильтра;У (и) - проинтерполированнаявыборка сигнала.Затем производится модуляция текущей выборки путем умножения на мно" (1 ф 1гр/о жители вида еи формирование суммарного сигнала путем суммирования полученных составляющих.Устройство работает следующим образом.По импульсу, приходящему на входХЗ устройства, счетчик 13 и счетчик 9 выборки переходят в следующее состояние. Затем по импульсу сопро. вождения, поступающему на вход Х 2 устройства, счетчик каналов переходит в следующее состояние и блок 11 синхронизации начинает генерировать управляющие сигналы первого этапа обработки. Навыходе 710 блока 11синхронизации формируется управляю5 10 15 20 логично указанному. 40 55 5157 щий код для коммутатора 2, в резуль-. тате чего к выходу коммутатора подключается его вход, через который значение входной выборки с входа Х 1 устройства поступает на вход умно- жителя 3, на другой вход которого поступает значение первой составляющей демодулирующей функции из первой половины блока 5 постоянной памяти. Адрес для считывания первой составляющей Функции формируется на входе блока 5 постоянной памяти счетчиком 13 (старшая часть) и сумматором 14 (младшая часть)Содержимоесумматора 14 складывается из текущего значения счетчика каналов и предыдущего содержимого адресного сумматора 14, которое поступает из блока 15 памяти адреса. Импульсом с выхода блока 11 синхронизации обнуляется накапливающий сумматор 4. Результат умножения входной выборки на значение первой составляющей демодулирующей функции с выхода умножителя 3 заносится в накапливающий сумматор 4. Затем сигналом на выходе 78 блока 11 синхронизации выбирается вторая половина блока постоянной памяти и начикается обработка входной выборки первым каскадом БИХ-фильтра.На вход умножителя 3 поступает значение коэффициента импульсной характеристики фильтра Ь . Адрес для считывания коэффициента импульсной характеристики фильтра формируется на входе блока 5 постоянной памяти счетчиком 17 (старшая часть) и счетчиком 10 адреса (младшая часть). На вход умножителя 3 через вход коммутатора 2 с выхода блока 1 памяти поступает значение сомножителя П,(п), результат умножения с выхода умножителя 3 заносится в накапливающий сумматор 4. Адрес для считывания У (и) из блока 1 памяти формируется на адресном входе блока 1 памяти сумматором 8. Затем аналогично указанному из блока 1 памяти извлекается значение сомножителя П(п) и поступает через вход коммутатора 2 на вход умножителя 3, на другой вход которого поступает значение коэффициента.импульсной характеристики фильтра Ь . Результат умнажения с выхода умножителя 3 заносится в накапливающий сумматор 4. На выходе накапливающего сумматора 4 формируется текущее значе ние сомножителя П(п-О), которое заносится в блок 1 памяти по адресу,5203Ь сформированному на адресном входе . сумматором 8.Затем из блока 1 памяти извлекается значение сомножителя У(п) и поступает через вход коммутатора 2 на вход умножителя 3, на другой вход которого поступает значение коэффициента импульсной характеристики фильтра а ,. Результат умножения заносится в накапливающий сумматор 4, Аналогично указанному происходит умножение текущего значения сомножителя 01(п) на коэффициент импульсной характеристики фильтра а. Произведение заносится в накапливающий сумматор 4. В результате на выходе накапливающего сумматора 4 формируется отфильтрованное первым каскадом БИХ-фильтра значение первой составляющей входной выборки. Обработка последующими каскадами БИХ-фильтра происходит анаПосле обработки М-м каскадом БИХ-Фильтра отфильтрованное значение первой составляющей входной выборки заносится в блок 1 памяти по адресу, сформированному на адресном входе блока 1 памяти элементом ИЛИ 16.Затем сигналом на 78 выходе блока 11 синхронизации выбирается первая половина блока 5 постоянной памяти. На вход умножителя 3 поступаетзначение входной выборки, а на другоч вход поступает значение второйсоставляющей демодулирующей функциис выхода блока 5 постоянной памяти. Результат умножения с выхода умножителя 3 заносится в накапливающийсумматор 4. С выхода накапливающегосумматора 4 значение второй составляющей входной выборки поступает через вход коммутатора 2 на вход умно- жителя 3, а на другой вход которого поступает значение коэффициента им-, пульсной характеристики фильтра из второй половины блока постоянной памяти 5. Обработка второй составляющей входной выборки каскадами БИХ- фильтра происходит аналогично обработке первой составляющей. Затем по следующему импульсу сопровождения на входе Х 2 устройства, счетчик 6 каналов переходит в следующее состояние. Входная выборка по следующему каналу,через вход коммутатора 2 поступаетна вход умножителя 3 и в дальнейшемобрабатывается аналогично указанно"му, После обработки выборок по Ь-каналам аналогично указанному сиг 1575203Фнал с выхода счетчика 6 каналов поступает на вход блока 11 синхронизации и устройство переходит к выполнению второго этапа обработки.На втором этапе обработки из блока 1 памяти по адресам, сформированным на адресном входе блока 1 памяти сумматором 8, последовательно считываются три значения первой составля" ющей входной выборки по первому каналу, отфильтрованные каскадами БИХФильтра, Через вход коммутатора 2 они поступают на вход умножителя 3, на другой вход которого поступает значение коэффициента импульсной характеристики Фильтра из блока 5,постоянной памяти. Адрес для считывания коэффициента импульсной характеристики фильтра Формируется на адресном входе блока 5 постоянной памяти счетчиком 10 адреса. Произведения заносятся в накапливающий сумматор 4, Затем с выхода накапливающего сумматора 4 проинтерполирован ная выборка поступает на вход умно- жителя 3, на другой вход которого поступает значение первой составляющей модулирующей Функции из первой половины блока 5 постоянной памяти. И 30 выхода умножителя произведение заносится в накапливающий сумматор 12,Затем аналогично указанному из блока 1 памяти последовательно считываются три значения второй составляющей входной выборки по первому каналу, отфильтрованной БИХ-фильтром по первому каналу, и через вход коммутатора 2 поступают на вход умножителя 3, на другой вход которого поступает значение коэффициента импульсной характеристики Фильтра из блока 5 постоянной памяти. Прроизведения также заносятся в накапливающий сумматор 4, затем происходит умножение проинтерполированной выборки на значение второй составляющей модулирующей функции и заносится в накапливающий сумматор 12, Импульсами с выхода.УЗ блока 11 синхронизации через элемент ИЛИ 7 переводится в следующее состояние счетчик каналов 6, и интерполяция выборок по следующему канала происходит аналогично указанному.После обработки выборки по Я-каналу на выходе 71 устройства формиру 55 ется первая выборка уплотненных каналов, сопровождаемая импульсов на выходе 72 устройства. Импульс с выхо-. да счетчика 6 каналов через вход коммутатора 18 переводит счетчик 10 адреса в следующее состояние и интерполяция следующей выборки по всем каналам происходит аналогично укаэанному,После обработки 1-выборок по Я-каналам импульс с выходасчетчика 10 адреса переводит устройство в режим ожидания до прихода следующего импульса на вход ХЗ устройства.Блок синхронизации работает следующим образомИмпульс сопровождения, поступающий с входа устройства Х 2, через элемент ИЛИ 19 устанавливает триггер 20. Уровень логической "1" триггера 20 через элемент И 21 формирует на выходе 710 блока синхронизации управляющий код для коммутатора 2, поступает на вход разрешения счетчика такта 28 и на второй вход дешифратора 27 такта, в результате чего дешифратор 27 такта формирует на своем первом выходе уровень логической ".1". Затем по синхроимпульсу на первом выходе генератора 32 синхроимпульсов устанавливается второй триггер 25 и переходит в следующее состояние счетчик 28 такта. Через элементы И 21, И 23 и ИЛИ 24 Формируется новый управляющий код для коммутатора 2. Фронтом импульса с выхода второго триггера 25 переходит в следующее состояние одноразрядный счетчик 29 и формирует через пятый элемент ИЛИ 34 на выходе блока синхронизации сигнал выбора йоловины блока оперативной памяти и на выходе 78 сигнал выбора первой/второй составляющих де- . модулирующей функции иэ первой половины блока постоянной памяти. Выбор первой половины блока постоянной памяти осуществляется элементом ИЛИ 48. На выход 79 блока синхронизации с третьего выхода генератора синхроимпульсов поступают импульсы записи в умножитель 3 и с выхода элемента И 42 на нулевом такте поступает импульс обнуления накапливающего сумматора 4. С второго выхода генератора 32 синхроюпульсов через элемент 43 поступает на выход У 9 импульсы записи в накапливающий сумматор 4.После обработки М"каскадом БИХФильтра импульс на входе Х 5 блока синхронизации сбрасывает первый триггер 20. Уровень логической "1" с инверсного выхода первого триггера 20,7520310 10 15 20 ЗО 35 40 45 50 55 915 через элемент И 22 формируе: на выходе У 5 блока синхронизации импульс для управления элементом ИЛИ 16 и через элемент ИЛИ 46 Формирует на выходе У 6 блока синхронизации сигнал записи в блок 1 памяти, который через элемент И 43 блокирует на выходе У 9 синхронизации импульсы записи в накапливающий сумматор 4 и через элементы И 40 и ИЛИ 39 пропускает с первого выхода генератора 32 синхроимпульсов один импульс на выход У 4 блока синхронизации, который переводит второй счетчик 7 в следующее состояние. Этот же синхронизатор сбрасывает второй триггер 25. Фронтом сигнала с выхода второго триггера 25 переводится в следующее состояние одноразрядный счетчик 29, в результате чего через элемент ИЛИ 34 сигналом с выходаодноразрядного счетчика 29 выбирает на выходе 76 блока синхронизации вторую половину блока 1 памяти и на выходе У 8 блока синхронизации вторую составляющую демодулирующей функции для блока 5 постоянной памяти и через формирователь 30 Формирует короткий импульс, который устанавливает первый триггер 20. Во время обработки второй составляющей входной выборки блок синхронизации работает аналогично указанному. Затем следующий импульс сопровождения поступает на вход Х 2 блока синхронизации и указанная последовательность действий повторяется для выборки по следующему каналу.После обработки -канала сигнал входа Х 4 блока синхронизации поступает на вход формирователя 47, который формирует короткий импульс, устанавливающий третий триггер 31, и блок синхронизации переходит по второму этапу обработки, Уровень логической "1" с выхода третьего триггера 31 поступает на вход разрешения трехразрядного счетчика 37, через выход 75 блока синхронизации переводит в следующее состояние счетчик 10 адреса, на выходе 78 и через элемент ИЛИ 33, на выходе У 6 блока синхронизации определяет режим второго этапа обработки для блоков 5 к 1 памяти соответственно.С первого выхоца генератора 32 синхроимпульсов синхроимпульсы поступают на вход трехразрядного счетчика 37 и второй вход элемента И 40. С четвертого выхода трехразрядного счетчика 37 на выход УЗ блока синх-,ронизации поступают тактовые импульсы для счетчика 6 каналов. С вы-,хода элемента И 40 на выход У 4 блока синхронизации поступают тактовыеимгульсы для второго счетчика 17. Элементы И 35 и ИЛИ 36 служат для выделения первого и последнего тактовтрехразрядного счетчика 37. По первому такту счетчика 37 через элементыИ 38, 42 и ИЛИ 41 формируется на выходе У 9 блока синхронизации импульсобнуления накапливающего сумматора 4,го последнему такту счетчика 37 через элемент ИЛИ 48 на выходе У 8 блока синхронизации формируется сигналвыбора первой половины блока 5 постоянной памяти. Через элемент И 44 навыходе У 7 блока синхронизации Формируется чмпульс записи в накагливающий сумматор 12 ичерез элемент ИЛИ 39блокируется прохождение синхроимпульсов для второго счетчика 17 на выход У 4 блока синхронизации. Импульс с четвертого трехразрядного счетчика 37 через выход УЗ блока синхронизации переводит в следующее состояние счетчик 6 каналов и второй этап обработки повторяется для следующего канала аналогично указанному. После обработки выборок по Я-каналу импульс, сформированный формирователем 47 из сигнала на входе Х 4 блока синхронизации, формирует через элемент И 45 на выходе У 7 блока синхронизации импульс сопровождения первой уплотненной точки по всем каналам ко. торой является одновременно импульсом обнуления накапливающего сумматора 12. При формировании последующих уплотненных точек блок синхронизации функционирует аналогично указанному.После получения Е-точки по всем. каналам импульсом с входа Х 5 сбрасывается третий триггер 31 и блок синхронизации переходит в режим ожидания до прихода следующего импульса сопровождения на вход Х 2 блока синхронизации,Формула изобретения Устройство для цифровой обработки сигналов содер;кащее блок памяти, блок постоянной памяти, умножитель, первый накапливающий сумматор, первый элемент ИЛИ, первый сумматор адреса, счетчик канала, счетчик выборки,/5203 12 10 15 20 25 30 35 40 45 50 1115 счетчик адреса и блок синхронизации, первый выход которого подключен к пер вому входу первого элемента ИЛИ, выход которого подключен к счетному входу счетчика каналов, информационный выход которого подключен к первому адресному входу блока памяти, второй адресный вход которого под слючен к выходу первого сумматора адреса, первый вход которого подключен к информационному выходу счетчика выборки счетный вход которого подключен к тактовому входу устройства, входом запуска которого являются соединенные между собой второй вход первого элемента ИЛИ и вход запуска блока синхронизации, второй выход которого подключен к тактовому входу первого накапливающего сумматора и входу синхронизации умножителя первого накапливающего сумматора, выход которого подключен к информационному входу блока памяти, третий выход блока синхронизации подключен к счетному входу счетчика адреса, информационный выход которого подклю,чен к первому адресному входу блока постоянной памяти, выход переполнения счетчика адреса подключен к входу останова блока синхронизации, четвертый выход которого подключен к входу управления считыванием блока постоянной памяти, выход которого подключен к первому информационному входу умножителя, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей заосчет формирования сигналов с частотным уплотнением каналов, в него введены второй накапливающий сумматор, второй элемент ИЛИ, второй сумматор адреса, первый и второй счетчики,первый и второй коммутаторы и блок памяти адреса, выход которого подключен к первому входу второго сумматора ад" реса, выход которого подключен к информационному входу блока памяти адреса и второму адресному входу блока постоянной памяти, третий адресный вход которого подключен к информаЦи,онному выходу первого счетчика, счетныи вход которого подключен к тактовому входу устройства, информационный вход которого подключен к первому информационному входу первого коммутатора, выход которого подключен кинформационному входу второго накапливающего сумматора, выход которогоявляется информационным выходом устройства, выход окончания вычисленийкоторого соединен с тактовым входомвторого накапливающего сумматора иподключен к пятому выходу блока син 1хронизации, шестой выход которого подключен к управляющему входу первогокоммутатора, второй и третий информационные входы которого подключенык выходам соответственно блока памяти и первого накапливающего сумматора, информационный выход счетчика канала подключен к второму входу второго сумматора адреса и адресному входу блока памяти адреса, вход управления записью считыванием которогоподключен к четвертому выходу блокасинхронизации, седьмой выход которого подключен к счетному входу второго счетчикапервый информационныйвыход которого подключен к первомуинформационному входу второго коммутатора, выход которого подключен кустановочному входу счетчика адреса,выход младшего разряда которого подключен к первому входу второго элемента ИЛИ, выход которого подключенк входу управления записью-считыванием блока памяти, второй информационный выход счетчика подключен к втоРому входу первого сумматора адресаи четвертому адресному входу блокапостоянной памяти, выход переполнения счетчика каналов подключен куправляющему входу второго коммутатора и входу выбора режима блока синхронизации, третий выход которого подключен к второму информационному входу второго коммутатора и второму .входу второго элемента ИЛИ, а третийвход второго сумматора адреса является входом задания логической единицы устрой"тва,тельский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 роизводствен Заказ 1786 Тираж 571 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССР 113035, Москва, Ж, Раушская наб д, 4/5