Устройство для быстрого ортогонального преобразования цифровых сигналов по уолшу-адамару

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 157 1)5 С 06 Р 15 ПИСАНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВУ АВТОРСКОМУ Сни ГОСУДАРСТВЕННЫЙ НОМИТЕТ 7ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР В 951320, кл, С 06 Р 15332, 1982.Уаг 1 ацаЫа К. НегвЬеу Л. Е. АгсЬ- сесШге оЙ где 1 авг Иа 1 вЬ - Иаоашаго апй тазг Роцггег ггапвйогшв чад сЬагяе ггапвЙег оечгсев,-1 пГ.З.Е 1 есггоп 3.св, 1981, чо 1. 51 М 5, р. 677, Ра. 2.(54) УСТРОЙСТВО ДЛЯ БЫСТРОГО ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ 2СИГНАЛОВ ПО УОЛ 1 П-АДАМАРУ(57) Изобретение относится к автоматике, вычислительной технике и может быть использовано для обработки цифровых сигналов на основе быстрых ортогональных преобразований в базисе функций Уолша, для цифрового спектрального и корреляционного анализа сигналов, цифровой фильтрации, цифровой обработки изобретений, сжатия информации и т,д. Цель изобретения - повышение быстродействия, Поставленная цель достигается за счет того, что в состав устройства входят коммутаторы 1 и 2, регистр 3, сумматор-вычитатель 4, коммутаторы 5-7, регистры 8 и 9 коммутатор 10, блок 11 синхронизации, регистр 12, коммутаторы 13 и 14. 5 ил.Изобретение относится к автомати-,ке и вычислительной технике и можетбыть использовано для обработки циф"ровых сигналов на основе быстрых артогональных преобразований в базисефункций Уолша, для цифрового спектрального и корреляционного анализасигналов, цифровой фильтрации цифровой обработки изображений, сжав"ия 10информации и т.д.Цель изобретения - повышение быстродействия устройства,На фиг. 1 представлена функциональная схема устройства; на фиг. 2граф быстрого преобразования УалшаАдамара; на фиг. 3 - схема блока аинхранизации; на фиг. 4 - схема формирователя импульсов; на фиг, 5 - временная диаграмма работы устройствадля И = 8.Устройство (фиг. 1) содержит ком".мутаторы 1 и 2, регистр 3 сдвигасумматор-вычитатель 4, коммутаторы5-7, регистры 8 и 9, коммутатор 10, 25блок 11 синхронизации, регистр 12,коммутаторы 13 и 14, входы 15 - 18устройства.Блок 11 синхронизации (фиг. 3)содержит счетчик 19. фармиравате 11 ь 20 30импульсов, элементы И 21-23 элементНЕ 24 элементы И 25 и 26, элементНЕ 27, элементы И 28 и 29, элементНЕ 30, элементы И 31-37, элементНЕ 38, элемент И 39, элементы ИЛИ 40 45,35Формирователь 20 импульсов(фиг. 4) содержит четырехразрядныйрегистр 46 сдвига, вычитяющий счетчик47 и элемент. И-НЕ 48.0Устройство работает следующим образом.последовательность 1 хгг) - нгггЛотсчетов входного сигнала с частотойтактовых импульсов (фиг, 51 через ин формационный вход 15 коммутаторауправляемого с выхода блока 11 синхронизации сигналом "1" (фиг. 5), поступает на информационный вход коммутатора 2, который управляется сигналом "2" (фиг. 5) с выхода блока 11,Коммутатор 1 подключен к информационному входу 15 устройства на время поступления отсчетов входного сигнала.При этом первая половина отсчетоввходного сигнала х(1) " х(И/2) черезвыход коммутатора 2 заносится в ре-:гистр 3 сдвига, а вторая половина От-.счетов х(И/2+1)-х(М) через выход каммутатора. 2 - в регистр 12 сдвига, Все отсчеты входного сигнала заносятся в регистры 3 и 12 сдвига которые управляются передними франтами тактовых импульсов сигналов соответственно "5" и. "б" (фиг. 5) с выходов блока 11 синхронизации, за Ы тактов, На протяжении следующих /2 тактов выполняет. ся первая итерация преобразования.Нри этом с тактовой частотой Г чраисхадит считывание с регистров 3 и 12 сдв 1 лга данных, которые через 1 лифармяцианние входи коммутаторов 13 и 14 поступают па входы сумматора-вычитятеля 4. 0 каждом такте на выходах С 5 гмматор-вьг.лтятеляв соответствии с гра 11 ам преобразования (фиг. 2) фор-" мируются суммы и разностих (2 Д) = х( о х(1 /21-,х (21) .= х(1) - х(М/2+11),1, 11/2,которые в;: ечение Х/4 тактов через коммутатор 5, первые выходы коммутатаРав 6 нзгнасЯтсЯ (сначала СУммп а затем " разность) с частотой 2 :т в регистр 8, а в течение следующих 1/1 тактов через выход коммутатора 7 с тай же частотой 2 Х, - в регистр 9,4 Кам 115 гтатар 5 .правляется сигналам 2 1: с тактового входа блс:д:Я 11, а коммутаторы 6 и- соответственна сигна,1 ами "4" и 2" (фиг, 5) с выходов ОлакЯ 11 сеГистры 8 и 9 упрзв 1111 ются тяктавьии сигнЯлами 1 Г с выходов блока 11. В те-ени;. следуюьл пх И/2 тактов, начиняя с (3/2 И+)- га тахта, выполняется вторая итерация преобразования, 11 рн этом дяннь;е из1)регистров 6 и 9 через информационные ВХадь 1 КОМ 1 утатарОВ 111 11 С ТЯК гоаВайичастотаи Г"1- поступают ня входы с 5 дмматаряф вЫЧ 11 гатет 1 я 4 а Езттггття 1 ь Гат; 5 ЧЯЕМЫЕ На ВЫХОДЯХ С 5 г 1 МгЗТОРЯ-ВЬ 1 ЧИТЯГЕ- ле 4 д г 1 О с 1511 ают ( сна 1 глг. с 5 гм 1 ла 3 Я- тем - ргзнасть) через кс мутг.тар 5, ВЫХад КОММутаторг 6 И ВХОД КО 1;М;гтатара ", ня и 11 форма 1 планный вход коммутатора 2 При этом первая половина ре-зультатов в течение М/4 тактов через выход коммутатора 2 с -.астатай 2 заносится в регистр 3, ,а вторая пало. вина результатов в течеь:1 е сл,.дую 1 цих 1 ьЛ М ТЯКТОВ ЧЕрсэ ВЬЬХад КОММУТЯТОр" 2 - в регистр 12. 1 осле этого, начи 1615 ная с (2 И+1)-го такта, происходит аналогично первой третья итерация преобразования, затем четвертая итерация аналогично второй и т.д., пока не выполнится иитераций преобразованияНа и-й итерации преобразования в течение И/2 тактов, начиная с (и+1) И/2+1-го такта, на выходах сумматора-вычитателя 4 Формируются коэффициенты х(1)-х(И) преобразования Уолша-Ацамара, первая половина которых, если и - нечетное число, заносится в регистр 8, а вторая половина коэффициентов преобразования - в регистр 9. В случае, если и - четное, то первая половина коэффициентов преобразования заносится в регистр 3, а вторая половина коэффициентов - в ре-: гиотр 12. В, течение следующих 1 тактов, начиная с (и+2) М/2+1-го такта, происходит считывание с тактовой частотой Йт сначала с регистра 8, а затем с регистра 9 (если и - нечетное) или с регистра 3, а затем с регистра 12 (если и - четное) коэффициентов преобразования, которые через коммутаторы 13 и 14 выводятся навыход коммутатора 10. При этом последний коэффициент х(Х) преобразования выводится на выход коммутатора 10 на (и+4) И/2-м такте, Коммутатор 10 унравляется сигналом "4" (фиг, 5) с выхода блока 11. Одновременно со считыванием коэффициентов преобразования происходит занесение через коммутаторы 1 и 2 в регистры 3 и 12 сдвига значений отсчетов входного сигнала из следующей выборки. Во время считывания коэффициентов преобразования коммутатор 1 подключается к информационному входу 15 устройства.Блок 11 на выходах Формирует управляющие сигналы у) уо (Фиг. 5), которые описываются с помощью логических Функций следующими уравнениями:у - сигнал с первого выхода формирователя 20 импульсов;у, (у,г)У(у,В г., );Уз" (6,у,3 г)Ч(Р Ду,3 г )/(уф гп); У. =Уу = (У 3 ге Й гг)М(У г В Й)МЧ(У В г В г 1- В гт ) 3у = (у, гВ,)У(у,8 гЙ ,)МУ(У,ВгДгю( гт)У 7 = (Угн,) У(У 8, гВ Е,)УМ(у,й гВг-гт);5где г - сигнал с выхода и-го раэря 1 да счетчика 19;К - сигнал тактовой частоты, который Формируется на выходепервого разряда счетчика 19;10 - сигнал с второго выхода формирователя 20 импульсов дляопределения четности двоичного числа и.Запуск блока 11 синхронизации про изводится потенциалом логического 0который подается на вход 18 блока 11синхронизации и запускает Формирователь 20 импульсов. При этом на выходе Формирователя 20 импульсов форми-.20 руется отрицательный импульс сигналауправления у. По приходу импульсов счастотой 2 Е г на счетный вход 16 счетчика 19 на вых;де первого (младшего)разряда его Формируется тактовый сиг нал г , на выходе и-го разряда счетчика 19 - сигнал управления у, а навыходе (и)-го разряда сигнал г, ,который поступает на второй вход формирователя 20 импульсов, По приходу 30 сигнала г,на первом выходе Формирователя 20 импульсов Формируется сигнал управления у, который по заднему Фронту сбрасывает счетчик 19 в нулевое состояние. Сигнал У, получаемьй на втором выходе формирователя 20импульсов, зависит от значения младшего разряда кода двоичного числа и,который устанавливается на входе 17установки размерности преобразования, 40 Если и нечетное число, то сигнал 9равен логической "1", а если и четное, то сигнал Р равен логическомуилС помощью прямого и инверсного 4 сигналов у,у и сигналов г р у гр 3 укоторые проходят через элементы И 21и 25 и элемент ИЛИ 40, на выходе элемента ИЛИ 40 Формируется сигнал управления у . Сигналы уУ г г-и Р с помощью элементов И 22, 25,26, 37, 39 и элемента ИЛИ 41 Формирутют на выходе элемента ИЛИ 41 сигналправления. Сигналы У Угде2 т и 2 1 с помощью элементовИ 22 ф 23 26, 31, 33 и 34 и элементаИЛИ 42 на выходе элемента ИЛИ 42 фор.мируют сигнал управления у . Сигналуправления у- формируется на выходеэлемента ИЛИ 43 с помощью сигналовФ о ла из о бр ени Устройство для быстрого ортбгонального преобразования цифровых сигналовпо Уолшу-Адамару, содержащее сумматорвычитатель, четыре регистра, шестькоммутаторов и блок синхронизации,выход первого коммутатора подключен 50к информационному входу второго коммутатора, выход суммы сумматора-вычитателя подключен к первому информационному входу третьего коммутаторанФ.первыи выход четвертого коммутатора5подключен к информационному входду пятого коммутатора, первый выход которого подключен к информационному входу первого регистра, первый - пятыйвыходы блока синхронизации подключе 71615 У 1, У. "п ""иг 2 т кото - . рые проходят через элементы И 22, 23, 25, 28, 34 и 35 и элемент ИЛИ 43. Сигнал управления у Формируется на выходе элемента ИЛИ 44 с помощью сиг 5 нал которые проходят через элементы И 22, 23, 26, 32, 33 и 36 и элемент ИЛИ 44. С помощью сигналов у , у г г,1 ф Р пф Иф 10 г, 1:, 2 К Г и элементов И 22, 23, 5, 29, 35 и 36 на выходе элемента ЛИ 45 Формируется сигнал управления в Формирователь 20 импульсов работа 15 т следующим образом.Перед запуском Формирователя 20 мпульсов на информационных входах- 0вычитающего счетчика 47 устаавливается двоичный код числа итерай преобразования. Запуск Формирова 20 еля 20 импульсов осуществляется поенциалом логического "0", который одается на первый вход 18 элемента -НЕ 48, так как в исходном состоянии 25 а выходе Р обратного переноса вычиающего счетчика 47 находится потенцилогической "1,", который поступаетна второй вход элемента И 33. При этом на выходе элемента И ЗЗ устенав лвается потенциал логической "1", который поступает на управляющий вход Ч параллельного занесения регистра 4 сдвига. В исходном состоянии на ин. - Ф рмационных входах . 0- 0 .регистра 4 сдвига устанавливается код 1100 д я Формирования импульсов с длительн стью И, которая получается по прих ду третьего импульса сигнала гана входе Ч последовательного занесения регистра 46 сдвига присутствует40 потенциал логической "1". По приходу сигнала гс периодом Т = И/2 из выхода (и)-го разряда счетчика 19 блока 11 синхронизации на счетный вход С параллельного занесения регистра 46 сдвига по заднему фронту пер- вого импульса сигнала г 1 на выходах его 1-4 устанавливается код 1100.Потенциалом логического "0" с выхоца четвертого (старшего) разряда регистра 46 сдвига в вычитающий счетчик 47 параллельно заносится двоичный код числа, который установлен на информационных входах В - П вычитаф ющго счетчика 47, При этом на выходе 5 четвертого разряда регистра 46 сдвига ус.1 анавливается потенциал логическо 1 Иго 0 . Так как ка управляющем входе7428Ч, регистра 46 сдвига устанавливается низкий потенциал (логический "0") и на его входе Ч постоянно присутствует высокий потенциал (логическая "1"), по приходу второго импульса сигнала г , на счетный вход С, регистра 46 сдвига на его выходах происходит сдвиг (задним фронтом импульса сигнала г,) вправо ранее занесенного параллельного кода 1100. На выходах 1-4 регистра 46 сдвига получается код 1110, т,е. состояние четвертого разряда на выходе не изменилось и равно логическому "О", что не разрешает запускать вычитающий счетчик 4, С приходом очередного третьего импульса сигнала гна выходе четвертого разряда регистра 46 сдвига после очередного сдвига вправо устанавливается потенциал логической "1", который запускает вычитающий счетчик 47. Вычитающий счетчик 47 начинает вычитать. После прихода и-го импульса сигнала г., на счетный вход С, регистра 46 сдвига на выходе Р обратного перекоса вычитающего счетчика 47 Формируется отрицательный импульс, который через элемент И-НЕ 48 потенциалом логин 1ческои 1 , поетупающим на вход Ч2 регистра 46 сдвига, устанавливает на его выходах параллельный код 1100. При этом на выходе четвертого разряда регистра 46 сдвига устанавливается потенциал логического "О". На втором вьгходе Формирователя 20 импульсов постоянно присутствует потенциал логиическои 1 , если и - нечеткое число и потенциал логического "О" - при четном и.